Feldeffekttransistor (FET/MOSFET) einfach erklärt

Der Feldeffekttransistor – kurz FET – ist neben der Diode und dem Bipolartransistor das wichtigste aktive Bauelement der modernen Elektronik. In nahezu jedem Mikrochip, jeder Stromversorgung und jedem Motorsteuerungsgerät sitzt heute ein FET, meist sogar in millionen- oder milliardenfacher Ausführung als MOSFET.

Anders als der Bipolartransistor, der über einen Basisstrom gesteuert wird, lässt sich der FET fast leistungslos über eine Spannung steuern – ein elektrisches Feld am Gate beeinflusst die Leitfähigkeit eines Kanals zwischen Drain und Source. Daraus ergeben sich enorm hohe Eingangswiderstände, geringe Verluste im Schalterbetrieb und die Möglichkeit, große Ströme mit kleinen Steuerleistungen zu schalten.

In diesem Beitrag lernst du Schritt für Schritt, wie ein FET aufgebaut ist, welche Varianten es gibt, wie das Kennlinienfeld zu lesen ist und wie ein MOSFET als Schalter oder Verstärker dimensioniert wird. Den Abschluss bilden die Power-MOSFETs – das Arbeitspferd jeder Leistungselektronik, vom Schaltnetzteil bis zum Wechselrichter.

Vorwissen

Halbleiter-Grundlagen und PN-Übergang

Was ist ein FET – Grundprinzip

Ein Feldeffekttransistor ist ein Halbleiterbauelement, in dem die Leitfähigkeit eines Kanals durch ein elektrisches Feld gesteuert wird. Genau daraus leitet sich der Name ab: das Feld an einer Steuerelektrode (Gate) beeinflusst den Stromfluss zwischen den beiden anderen Elektroden (Drain und Source).

Das Bauelement ist unipolar. Das bedeutet: Am Stromtransport ist nur eine Ladungsträgerart beteiligt – entweder Elektronen (N-Kanal) oder Löcher (P-Kanal). Beim Bipolartransistor wirken dagegen beide Ladungsträgerarten gleichzeitig mit.

Der zentrale Unterschied zum Bipolartransistor:

Bipolartransistor: stromgesteuert. Damit der Kollektorstrom fließt, muss ständig ein Basisstrom aufgebracht werden. Die Steuerleistung ist nicht vernachlässigbar.
FET: spannungsgesteuert. Es genügt eine Spannung am Gate. Im stationären Zustand fließt nahezu kein Steuerstrom, weil das Gate beim JFET in Sperrrichtung liegt und beim MOSFET sogar isoliert ist.

Daraus folgt direkt die wichtigste Eigenschaft des FET: ein extrem hochohmiger Eingang. Beim MOSFET reichen Werte von 10¹² Ohm und mehr. Diese Eigenschaft macht den FET ideal für integrierte Schaltungen, Sensoreingänge und überall dort, wo eine Signalquelle nicht belastet werden soll.

Ein FET hat drei Anschlüsse:

Drain (D): hier fließt der Strom in den Kanal ein oder aus
Source (S): hier verlässt der Strom den Kanal wieder
Gate (G): die Steuerelektrode, die das elektrische Feld aufbaut

Beim MOSFET gibt es zusätzlich noch den Bulk- bzw. Body-Anschluss (Substrat). Er ist in diskreten Bauteilen fast immer fest mit Source verbunden, sodass nach außen weiterhin nur drei Anschlüsse sichtbar sind.

JFET – Sperrschicht-FET

Der JFET (Junction Field Effect Transistor, deutsch Sperrschicht-FET) ist die historisch ältere FET-Variante. Sein Aufbau ist einfach und gut geeignet, das Grundprinzip „Steuerung durch elektrisches Feld“ zu verstehen.

In einem N-Kanal-JFET liegt zwischen Drain und Source ein durchgängiger n-leitender Kanal. Auf beiden Seiten ist dieser Kanal von stark p-dotierten Bereichen flankiert, die elektrisch miteinander verbunden sind und gemeinsam das Gate bilden. Zwischen Gate und Kanal entsteht ein PN-Übergang, der im Betrieb stets in Sperrrichtung betrieben wird.

Funktionsweise

Im spannungslosen Zustand (U_GS = 0) ist der Kanal voll leitfähig, ein Strom kann ungehindert von Drain nach Source fließen. Legt man nun zwischen Gate und Source eine negative Spannung an (U_GS < 0), so weitet sich die Raumladungszone des PN-Übergangs aus und schiebt sich seitlich in den n-Kanal hinein. Der nutzbare Kanalquerschnitt wird kleiner, der Drainstrom sinkt.

Steigert man die negative Gate-Spannung weiter, wachsen die Raumladungszonen von beiden Seiten so weit aufeinander zu, bis sich der Kanal vollständig schließt. Diese charakteristische Spannung heißt Pinch-Off-Spannung U_p (auch U_GS(off) genannt). Bei U_GS ≤ U_p sperrt der Kanal, es fließt kein Drainstrom mehr.

Eigenschaften des JFET

Der Kanal existiert von Haus aus → der JFET ist immer vom Verarmungstyp. Er ist also selbstleitend: ohne Gate-Spannung leitet er.
Der PN-Übergang Gate-Kanal wird nie in Durchlassrichtung betrieben, sonst würde ein Gate-Strom fließen.
Beim P-Kanal-JFET sind alle Dotierungen und Spannungsvorzeichen umgekehrt: der Kanal ist p-leitend, das Gate ist n-dotiert und wird mit positiver U_GS angesteuert, um den Kanal zuzuschnüren.

Querschnitt eines N-Kanal-JFET: Die Raumladungszonen rund um die p-dotierten Gate-Bereiche schnüren den n-Kanal bei steigender negativer U_GS ab.

Ein N-Kanal-JFET wird mit U_GS = 0 V betrieben. Was beschreibt das Verhalten korrekt?

a) Der Kanal ist gesperrt, weil keine Steuerspannung anliegt.
b) Der Kanal leitet maximal, da die Raumladungszonen am kleinsten sind.
c) Der Kanal leitet nur, wenn zusätzlich U_DS = 0 V.
d) Der Kanal befindet sich in Sättigung.

Richtig: b)

Bei U_GS = 0 V besteht der eingebaute n-Kanal in voller Breite, die Raumladungszonen sind nur minimal ausgeprägt. Der Drainstrom kann ungehindert fließen – das ist der typische Beweis dafür, dass der JFET selbstleitend (Verarmungstyp) ist. Antwort a ist falsch, weil ein JFET ohne Gate-Spannung gerade nicht sperrt. Antwort c verwechselt das Steuerungsprinzip: U_DS ist die Drain-Source-Spannung und bestimmt die Stromrichtung, nicht das Leitverhalten. Antwort d ist falsch, weil die Sättigung erst bei ausreichend großer U_DS auftritt, nicht aufgrund von U_GS = 0 V.

Warum darf der PN-Übergang Gate-Kanal beim N-Kanal-JFET niemals in Durchlassrichtung betrieben werden?

a) Weil sonst der Kanal mechanisch zerstört wird.
b) Weil der Eingangswiderstand zusammenbrechen würde und ein erheblicher Gate-Strom fließt.
c) Weil sich die Pinch-Off-Spannung dann umkehrt.
d) Weil dann die Drain-Source-Strecke leitfähig wird.

Richtig: b)

Das hochohmige Eingangsverhalten des JFET beruht darauf, dass der PN-Übergang Gate-Kanal in Sperrrichtung betrieben wird – es fließt nur ein vernachlässigbarer Sperrstrom. Sobald die Diode in Durchlassrichtung käme (positives U_GS beim N-Kanal), würde sie einen merklichen Strom führen, der Eingangswiderstand fällt auf wenige hundert Ohm und das gesamte Funktionsprinzip wird zerstört. Antwort a ist falsch: ein kurzzeitig positives U_GS zerstört nicht zwingend das Bauteil. Antwort c ist Unsinn: U_p ist eine Material- und Geometriekenngröße und ändert sich nicht mit der Polarität. Antwort d verkennt das Steuerprinzip – die Drain-Source-Strecke leitet bereits ohne Vorwärtsspannung am Gate.

Wie wird ein P-Kanal-JFET angesteuert, um den Kanal zuzuschnüren?

a) Mit negativer U_GS, weil das Gate immer in Sperrrichtung liegt.
b) Mit positiver U_GS, da das n-dotierte Gate gegenüber dem p-Kanal positiv gepolt sein muss, um in Sperrrichtung zu liegen.
c) Mit U_GS = 0 V, der P-Kanal sperrt von selbst.
d) Mit großer negativer U_DS statt U_GS.

Richtig: b)

Im P-Kanal-JFET ist der Kanal p-dotiert, das Gate n-dotiert. Damit dieser PN-Übergang sperrt, muss das n-Gate gegenüber dem p-Kanal auf höherem Potential liegen – also positive U_GS. Steigert man U_GS weiter, dehnen sich die Raumladungszonen in den p-Kanal aus und schnüren ihn schließlich ab. Antwort a beschreibt den N-Kanal-JFET. Antwort c ist falsch: wie sein N-Kanal-Pendant ist auch der P-Kanal-JFET selbstleitend und muss aktiv zugesteuert werden. Antwort d verwechselt Steuer- und Laststrecke.

MOSFET – Aufbau und Funktionsweise

Der MOSFET (Metal-Oxide-Semiconductor Field Effect Transistor) ist heute die mit Abstand wichtigste FET-Variante. Seine Besonderheit liegt im Aufbau des Gate-Anschlusses: zwischen Gate und Kanal befindet sich eine dünne Isolationsschicht aus Siliziumdioxid (SiO₂). Das Gate ist also elektrisch vollständig vom Kanal entkoppelt.

Schichtaufbau (von oben nach unten)

Gate-Elektrode (heute fast immer hochdotiertes Polysilizium, früher Metall – daher das „M“ im Namen)
Gate-Oxid: dünne SiO₂-Schicht, nur wenige Nanometer dick
Halbleitersubstrat mit eingebrachten Source- und Drain-Diffusionen

Bezeichnung der Anschlüsse

Gate (G), Drain (D), Source (S) – wie beim JFET
Bulk bzw. Body (B): das Substrat. In diskreten MOSFETs ist Bulk bauartbedingt fest mit Source verbunden. In integrierten Schaltungen kann Bulk separat herausgeführt sein.

Funktionsweise am Beispiel eines N-Kanal-Anreicherungs-MOSFET

Ausgangsmaterial ist ein p-dotiertes Substrat. In dieses Substrat sind zwei stark n-dotierte Gebiete eingebracht: die n+-Source und das n+-Drain. Zwischen beiden liegt ursprünglich nur das p-Substrat – also gar kein leitfähiger n-Kanal. Im spannungslosen Zustand ist der MOSFET deshalb gesperrt.

Wird nun eine positive Spannung an das Gate gelegt (U_GS > 0), so bildet sich ein elektrisches Feld senkrecht zum Substrat aus. Dieses Feld zieht Elektronen aus dem p-Substrat an die Grenze zum Oxid. Bei ausreichend großer Gate-Spannung sammeln sich dort so viele Elektronen, dass direkt unter dem Oxid eine dünne, n-leitende Schicht entsteht – die Inversionsschicht. Diese verbindet Source und Drain elektrisch: der Kanal ist gebildet, der MOSFET leitet.

Die Gate-Spannung, ab der die Inversionsschicht zustande kommt und der Kanal zu leiten beginnt, heißt Schwellspannung U_GS(th) (Threshold Voltage). Typische Werte liegen je nach Bauart zwischen 1 V und 4 V.

Da das Gate isoliert ist, fließt im stationären Zustand praktisch kein Gate-Strom – nur ein winziger Leckstrom durch das Oxid. Das Gate verhält sich zusammen mit dem Kanal wie ein kleiner Kondensator (Gate-Source-Kapazität C_GS, Gate-Drain-Kapazität C_GD).

Die vier MOSFET-Varianten

Die Kombination aus zwei Ladungsträgertypen (N-Kanal / P-Kanal) und zwei Betriebsarten (Anreicherungs- / Verarmungstyp) ergibt insgesamt vier MOSFET-Varianten:

N-Kanal-Anreicherungstyp: selbstsperrend, leitet bei positiver U_GS oberhalb U_GS(th)
N-Kanal-Verarmungstyp: selbstleitend, sperrt bei ausreichend negativer U_GS
P-Kanal-Anreicherungstyp: selbstsperrend, leitet bei negativer U_GS unterhalb U_GS(th)
P-Kanal-Verarmungstyp: selbstleitend, sperrt bei ausreichend positiver U_GS

In der Praxis dominiert der N-Kanal-Anreicherungstyp sowohl in der digitalen als auch in der Leistungselektronik.

(a) Querschnitt eines N-Kanal-Anreicherungs-MOSFET mit Inversionsschicht. (b) Die vier MOSFET-Varianten unterscheiden sich im Schaltsymbol durch unterbrochene Kanallinie (Anreicherungstyp) bzw. durchgezogene Linie (Verarmungstyp) sowie durch die Richtung des Bulk-Pfeils.

Beim N-Kanal-Anreicherungs-MOSFET ist der Bereich zwischen Source und Drain ursprünglich p-dotiert. Wie entsteht trotzdem ein leitender Kanal?

a) Durch Diffusion zusätzlicher n-Atome bei steigender Temperatur.
b) Durch das elektrische Feld am Gate, das Elektronen aus dem p-Substrat an die Oxidgrenze zieht und dort eine Inversionsschicht bildet.
c) Durch einen Strom, der vom Gate in den Kanal injiziert wird.
d) Indem Source und Drain bei hoher U_DS direkt miteinander durchschlagen.

Richtig: b)

Der MOSFET nutzt den Feldeffekt: das isolierte Gate liegt einem dotierten Halbleiter gegenüber wie der Belag eines Kondensators. Ein positives Gate-Potential zieht im p-Substrat befindliche, ohnehin vorhandene Minoritäts-Elektronen an die Oxidgrenze. Sobald deren Dichte hoch genug ist, wirkt diese dünne Schicht wie n-Halbleiter und verbindet n+-Source mit n+-Drain – das ist die Inversionsschicht. Antwort a ist falsch, Diffusion ist ein Fertigungsschritt, nicht der Betriebsmechanismus. Antwort c ist ausdrücklich falsch: das Gate ist isoliert, es fließt kein Gate-Strom in den Kanal. Antwort d beschreibt einen Defektmechanismus, keinen Normalbetrieb.

Welche Aussage zur Gate-Eingangsimpedanz eines MOSFET ist korrekt?

a) Sie liegt typischerweise im Kiloohm-Bereich, weil das Gate über das Oxid Strom führt.
b) Sie ist im stationären Zustand extrem hoch (Größenordnung 10¹² Ω und mehr), weil das Gate-Oxid den Stromfluss praktisch vollständig blockiert.
c) Sie ist abhängig von U_DS und sinkt linear mit I_D.
d) Sie ist identisch zur Eingangsimpedanz eines Bipolartransistors.

Richtig: b)

Das Gate ist vom Kanal durch eine dünne SiO₂-Schicht isoliert. Im Gleichgewicht fließt durch diese Isolation praktisch kein Strom, der Eingangswiderstand übersteigt typischerweise 10¹² Ω. Diese Eigenschaft ist der zentrale Vorteil des MOSFET gegenüber dem Bipolartransistor, dessen Eingangswiderstand durch den Basisstrom auf wenige Kiloohm begrenzt ist. Antwort a verwechselt Gleichgewichts- und Schaltverhalten (beim Umschalten muss C_GS umgeladen werden, das ist aber ein dynamischer Effekt). Antwort c ist falsch, die Gate-Impedanz hängt nicht vom Drainstrom ab. Antwort d ist offensichtlich falsch.

Was unterscheidet das Schaltsymbol eines Anreicherungs-MOSFET von dem eines Verarmungs-MOSFET?

a) Beim Anreicherungstyp wird die Kanallinie unterbrochen (gestrichelt), beim Verarmungstyp durchgehend gezeichnet.
b) Beim Anreicherungstyp zeigt der Bulk-Pfeil nach außen, beim Verarmungstyp nach innen.
c) Die Anschlüsse Source und Drain sind vertauscht.
d) Der Anreicherungstyp hat ein zusätzliches viertes Anschlusspaar für das Gate-Oxid.

Richtig: a)

Die symbolische Unterscheidung erfolgt über die Kanallinie. Der Anreicherungstyp ist selbstsperrend – im Symbol wird der noch nicht vorhandene Kanal durch eine unterbrochene Linie dargestellt. Der Verarmungstyp ist selbstleitend – sein Kanal existiert ohne Steuerspannung und wird mit durchgezogener Linie gezeichnet. Antwort b verwechselt die Rolle des Bulk-Pfeils: dessen Richtung trennt N-Kanal vom P-Kanal, nicht Anreicherungs- vom Verarmungstyp. Antwort c ist falsch, Source und Drain stehen in beiden Symbolen gleich. Antwort d ist frei erfunden.

Anreicherungstyp vs. Verarmungstyp

Die wichtigste Eigenschaft, die einen MOSFET im Datenblatt charakterisiert, ist die Frage: leitet er im stromlosen Zustand oder nicht? Daraus ergeben sich die zwei grundlegenden Betriebsarten.

Anreicherungstyp (Enhancement Mode)

Der Kanal existiert ohne Gate-Spannung nicht. Erst durch eine Gate-Spannung oberhalb der Schwellspannung U_GS(th) wird die Inversionsschicht aufgebaut und der Kanal „angereichert“ – daher der Name. Der Anreicherungstyp ist also selbstsperrend.

N-Kanal-Anreicherungstyp: U_GS(th) ist positiv. Mit U_GS > U_GS(th) leitet der Kanal.
P-Kanal-Anreicherungstyp: U_GS(th) ist negativ. Mit U_GS < U_GS(th) leitet der Kanal.

Verarmungstyp (Depletion Mode)

Der Kanal ist bereits beim Herstellungsprozess als dünner leitender Bereich vorhanden. Bei U_GS = 0 fließt also schon ein Drainstrom. Mit einer Gate-Spannung, die das Feld umpolt, werden Ladungsträger aus dem Kanal „verdrängt“ (verarmt) und der Kanal verkleinert. Der Verarmungstyp ist selbstleitend.

N-Kanal-Verarmungstyp: U_GS(th) ist negativ. Mit U_GS < U_GS(th) sperrt der Kanal.
P-Kanal-Verarmungstyp: U_GS(th) ist positiv. Mit U_GS > U_GS(th) sperrt der Kanal.

Vorzeichenkonvention der Schwellspannung

Typ	Vorzeichen U_GS(th)
N-Kanal-Anreicherungstyp	positiv (z. B. +2 V)
P-Kanal-Anreicherungstyp	negativ (z. B. −2 V)
N-Kanal-Verarmungstyp	negativ (z. B. −2 V)
P-Kanal-Verarmungstyp	positiv (z. B. +2 V)

Praktische Bedeutung

In der Schaltungstechnik dominiert der Anreicherungstyp. Das hat einen guten Grund: ein selbstsperrendes Bauteil ist in den meisten Anwendungen sicherer und einfacher zu handhaben. Schaltet man die Versorgungsspannung ein, ist der Verbraucher zunächst stromlos – das ist das Verhalten, das Anwender in Schaltnetzteilen, Mikrocontroller-Ausgängen und Motorbrücken erwarten. Praktisch alle integrierten Schaltungen (Mikroprozessoren, Speicher, FPGAs) und nahezu alle Power-MOSFETs sind N-Kanal- oder P-Kanal-Anreicherungstypen.

Verarmungstypen kommen heute eher selten zum Einsatz, beispielsweise als selbstleitende Stromquellen oder in speziellen analogen Schaltungen.

Ein N-Kanal-MOSFET hat laut Datenblatt U_GS(th) = −2,5 V. Welche Aussage ist korrekt?

a) Es handelt sich um einen Anreicherungstyp, der bei −2,5 V leitet.
b) Es handelt sich um einen Verarmungstyp, der bei U_GS = 0 V bereits leitet und erst bei U_GS < −2,5 V sperrt.
c) Das negative Vorzeichen ist ein Druckfehler.
d) Es handelt sich um einen P-Kanal-Typ, weil U_GS(th) negativ ist.

Richtig: b)

Bei einem N-Kanal-MOSFET unterscheidet das Vorzeichen der Schwellspannung den Anreicherungs- vom Verarmungstyp. Positive U_GS(th) → Anreicherungstyp (muss durch positives U_GS eingeschaltet werden). Negative U_GS(th) → Verarmungstyp (leitet schon bei U_GS = 0 V und wird erst durch ausreichend negative U_GS gesperrt). Antwort a verwechselt die Bedeutung des Vorzeichens. Antwort c ist eine Ausflucht: das Vorzeichen ist Teil der Spezifikation. Antwort d verwechselt N- und P-Kanal-Konvention.

Warum ist der Anreicherungstyp in der praktischen Schaltungstechnik üblicher als der Verarmungstyp?

a) Weil er einen niedrigeren Drainstrom liefert.
b) Weil sein Aufbau weniger Halbleiterfläche benötigt.
c) Weil er selbstsperrend ist und damit beim Einschalten einer Versorgung definiert stromlos bleibt, bis das Steuersignal anliegt.
d) Weil sein Gate-Oxid dünner gefertigt werden kann.

Richtig: c)

Sicherheits- und systemtechnische Argumente entscheiden hier: ein selbstsperrender Transistor schaltet beim Einschalten der Versorgung nicht ungewollt durch. Lasten, Motoren und Logikausgänge bleiben so lange aus, bis eine Steuerschaltung das Gate aktiv ansteuert. Das verhindert unkontrollierten Anlauf und vereinfacht das Schaltungsdesign erheblich. Antwort a und d sind technisch nicht haltbar – sie beschreiben keine Eigenschaften, die Anreicherungs- vom Verarmungstyp unterscheiden. Antwort b ist nicht der ausschlaggebende Grund.

Ein P-Kanal-Anreicherungs-MOSFET soll als High-Side-Schalter eine 12-V-Last gegen +12 V schalten. Welche Gate-Spannung (gemessen gegen Source) ist notwendig, um den Transistor sicher einzuschalten?

a) U_GS muss positiv sein, etwa +10 V.
b) U_GS muss negativ sein, etwa −10 V, also Gate deutlich unterhalb des Source-Potentials.
c) U_GS muss exakt 0 V sein.
d) U_GS = +12 V, gleich der Versorgungsspannung.

Richtig: b)

Beim P-Kanal-Anreicherungstyp ist U_GS(th) negativ. Um den Kanal sicher durchzusteuern, muss U_GS deutlich unter U_GS(th) liegen – typischerweise −10 V. Bei einem High-Side-Schalter, dessen Source mit +12 V verbunden ist, bedeutet das ein Gate-Potential von ungefähr +2 V (also 12 V − 10 V), um die geforderte U_GS = −10 V zu erzeugen. Antwort a verkennt die Konvention bei P-Kanal-Typen. Antwort c und d würden den Transistor nicht oder nur unzureichend einschalten (bei U_GS = 0 V sperrt er, bei U_GS = +12 V ist U_GS sogar in falscher Richtung).

Kennlinien und Arbeitsbereiche

Das Verhalten eines MOSFET wird durch zwei Kennlinien beschrieben:

Die Übertragungskennlinie I_D = f(U_GS) bei festem U_DS zeigt, wie der Drainstrom mit der Gate-Spannung wächst. Sie beginnt erst bei U_GS = U_GS(th) merklich von Null abzuweichen und steigt darüber näherungsweise quadratisch an. Die Steigung dieser Kennlinie ist die Steilheit oder Transkonduktanz g_m.

Das Ausgangskennlinienfeld I_D = f(U_DS) zeigt für jeweils einen festen Wert von U_GS, wie der Drainstrom mit der Drain-Source-Spannung verläuft. Aus diesem Diagramm lassen sich die drei wichtigen Arbeitsbereiche ablesen.

Die drei Arbeitsbereiche im Überblick

1. Sperrbereich (Cut-Off Region)
Bedingung: U_GS < U_GS(th) (beim N-Kanal-Anreicherungstyp). Es bildet sich keine Inversionsschicht. Es fließt nur ein vernachlässigbarer Sperrstrom (I_DSS). Der MOSFET ist „aus“.

2. Ohmscher Bereich, auch linearer oder Triodenbereich (Linear Region)
Bedingung: U_GS > U_GS(th) und U_DS < (U_GS − U_GS(th)). Der Kanal ist über die gesamte Länge ausgebildet. Der MOSFET verhält sich näherungsweise wie ein spannungsgesteuerter Widerstand. Bei kleinem U_DS ist I_D nahezu proportional zu U_DS. In diesem Bereich wird ein MOSFET als Schalter (eingeschaltet) oder als einstellbarer Widerstand betrieben.

I_D = K · [2·(U_GS − U_GS(th))·U_DS − U_DS²]

I_D … Drainstrom in A
U_GS … Gate-Source-Spannung in V
U_DS … Drain-Source-Spannung in V
U_GS(th) … Schwellspannung in V
K … Bauteilkonstante in A/V²

3. Sättigungsbereich, auch Abschnürbereich (Saturation Region)
Bedingung: U_GS > U_GS(th) und U_DS ≥ (U_GS − U_GS(th)). Am drainseitigen Ende des Kanals wird die effektive Gate-Spannung so klein, dass der Kanal dort „abgeschnürt“ wird (Pinch-Off). Der Drainstrom hängt praktisch nur noch von U_GS ab und ist von U_DS nahezu unabhängig. Der MOSFET verhält sich wie eine spannungsgesteuerte Stromquelle. In diesem Bereich werden MOSFETs als analoge Verstärker betrieben.

I_D = K · (U_GS − U_GS(th))²

I_D … Drainstrom in A
U_GS … Gate-Source-Spannung in V
U_GS(th) … Schwellspannung in V
K … Bauteilkonstante in A/V²

Steilheit (Transkonduktanz)

Die Steilheit g_m gibt an, wie stark sich der Drainstrom mit der Gate-Source-Spannung ändert. Sie ist die zentrale Kennzahl für die Verstärkung des MOSFET im Sättigungsbereich.

g_m = ΔI_D / ΔU_GS

g_m … Steilheit in A/V (oft als S oder mS angegeben)
ΔI_D … Änderung des Drainstroms in A
ΔU_GS … zugehörige Änderung der Gate-Spannung in V

Ausgangskennlinienfeld eines N-Kanal-Anreicherungs-MOSFET. Links der gestrichelten Abschnürkurve liegt der ohmsche Bereich, rechts der Sättigungsbereich. Für U_GS < U_GS(th) befindet sich der MOSFET im Sperrbereich.

Gelöstes Beispiel

Ein N-Kanal-Anreicherungs-MOSFET hat U_GS(th) = 2,0 V und K = 40 mA/V². Bei welchen Werten von I_D wird er bei U_GS = 5 V im Sättigungsbereich betrieben? Welche Steilheit ergibt sich bei diesem Arbeitspunkt näherungsweise, wenn man kleine Änderungen ΔU_GS = 0,1 V betrachtet?

Drainstrom im Sättigungsbereich:
I_D = K · (U_GS − U_GS(th))² = 40 mA/V² · (5 V − 2 V)² = 40 mA/V² · 9 V² = 360 mA
Drainstrom bei U_GS = 5,1 V:
I_D(5,1 V) = 40 mA/V² · (5,1 V − 2 V)² = 40 mA/V² · 9,61 V² = 384,4 mA
Steilheit:
g_m = ΔI_D / ΔU_GS = (384,4 mA − 360 mA) / 0,1 V = 244 mA/V = 0,244 S

Ergebnis: I_D = 360 mA, g_m ≈ 0,244 S

Übungen

Übung 1: Ein N-Kanal-Anreicherungs-MOSFET hat U_GS(th) = 1,5 V und K = 30 mA/V². Berechne I_D im Sättigungsbereich für U_GS = 4 V.

I_D = 30 mA/V² · (4 V − 1,5 V)² = 30 mA/V² · 6,25 V² = 187,5 mA

Übung 2: Wie groß ist U_GS bei einem N-Kanal-MOSFET mit U_GS(th) = 2 V und K = 50 mA/V², wenn im Sättigungsbereich ein Drainstrom von 200 mA fließen soll?

200 mA = 50 mA/V² · (U_GS − 2 V)²; (U_GS − 2 V)² = 4 V²; U_GS − 2 V = 2 V; U_GS = 4 V

Übung 3: Ein MOSFET arbeitet im ohmschen Bereich. Gegeben: K = 60 mA/V², U_GS(th) = 1,8 V, U_GS = 4,0 V und U_DS = 0,5 V. Berechne I_D.

I_D = 60 mA/V² · [2·(4 V − 1,8 V)·0,5 V − (0,5 V)²] = 60 mA/V² · [2,2 V² − 0,25 V²] = 60 mA/V² · 1,95 V² = 117 mA

Übung 4: Bei U_GS = 3 V fließt durch einen MOSFET im Sättigungsbereich I_D = 80 mA, bei U_GS = 3,2 V ein Drainstrom von 96 mA. Berechne die mittlere Steilheit g_m.

g_m = (96 mA − 80 mA) / (3,2 V − 3,0 V) = 16 mA / 0,2 V = 80 mA/V = 0,08 S

Übung 5: An welcher Grenze U_DS geht der MOSFET aus Übung 1 (U_GS = 4 V, U_GS(th) = 1,5 V) vom ohmschen Bereich in den Sättigungsbereich über?

Übergangsbedingung U_DS = U_GS − U_GS(th) = 4 V − 1,5 V = 2,5 V. Für U_DS < 2,5 V arbeitet der MOSFET im ohmschen Bereich, ab U_DS ≥ 2,5 V in Sättigung.

In welchem Arbeitsbereich verhält sich ein N-Kanal-Anreicherungs-MOSFET näherungsweise wie ein spannungsgesteuerter Widerstand?

a) Im Sperrbereich
b) Im ohmschen Bereich bei U_DS deutlich kleiner als (U_GS − U_GS(th))
c) Im Sättigungsbereich
d) Am Punkt U_DS = U_GS

Richtig: b)

Bei kleinem U_DS und ausreichend großem U_GS ist der Kanal über die ganze Länge gut ausgebildet. I_D ist dann näherungsweise proportional zu U_DS, der MOSFET wirkt wie ein Widerstand, dessen Wert über U_GS einstellbar ist (R_DS(on)-Verhalten). Antwort a beschreibt den ausgeschalteten Zustand. Antwort c beschreibt das Stromquellenverhalten – I_D hängt dort kaum noch von U_DS ab. Antwort d markiert grob den Sättigungseintritt und nicht den ohmschen Bereich.

Ein N-Kanal-Anreicherungs-MOSFET wird mit U_GS = 5 V und U_DS = 10 V betrieben. U_GS(th) = 2 V. Welche Aussage stimmt?

a) Da U_DS > U_GS − U_GS(th) ist, befindet sich der MOSFET im Sättigungsbereich; I_D hängt im Wesentlichen von U_GS ab.
b) Da U_DS sehr groß ist, befindet er sich im ohmschen Bereich.
c) Da U_GS > U_GS(th), aber U_DS sehr groß ist, sperrt der MOSFET.
d) Der Arbeitspunkt ist ungültig, weil U_DS > U_GS sein muss.

Richtig: a)

Übergangsbedingung in den Sättigungsbereich: U_DS ≥ U_GS − U_GS(th). Hier: 10 V > 5 V − 2 V = 3 V → Sättigung. Im Sättigungsbereich wirkt der MOSFET als Stromquelle, deren Wert über U_GS gesteuert wird; U_DS hat kaum Einfluss auf I_D. Antwort b beschreibt das Gegenteil – der ohmsche Bereich liegt bei kleinem U_DS. Antwort c verwechselt Sättigung mit Sperren. Antwort d ist konstruiert, eine solche Bedingung gibt es nicht.

Was beschreibt die Steilheit g_m = ΔI_D/ΔU_GS korrekt?

a) Den ohmschen Widerstand des Kanals im Eingeschaltzustand.
b) Die Empfindlichkeit, mit der eine kleine Änderung der Gate-Spannung eine Änderung des Drainstroms bewirkt – also die Verstärkung im Sättigungsbereich.
c) Den Eingangswiderstand des Gate-Anschlusses.
d) Den Temperaturkoeffizienten der Schwellspannung.

Richtig: b)

Die Steilheit g_m ist die Übertragungskenngröße eines FET im Sättigungsbereich. Sie sagt aus, wie stark der Drainstrom auf eine Spannungsänderung am Gate reagiert. Für einen Verstärker ist sie die zentrale Größe, denn aus g_m und einem Lastwiderstand ergibt sich die Spannungsverstärkung. Antwort a beschreibt R_DS(on), nicht g_m. Antwort c beschreibt die Gate-Eingangsimpedanz. Antwort d ist ein anderer, ebenfalls existierender Parameter, hat aber mit g_m nichts zu tun.

MOSFET als Schalter

Die mit Abstand häufigste Anwendung des MOSFET ist sein Einsatz als elektronischer Schalter. In dieser Betriebsart nimmt er nur zwei Zustände an: voll durchgesteuert oder gesperrt – analog dazu, wie auch ein Relais oder Schütz verwendet wird.

Ein-Zustand (durchgesteuert)

Das Gate wird mit einer Spannung deutlich oberhalb der Schwellspannung betrieben. Der MOSFET arbeitet im ohmschen Bereich, sein Kanal verhält sich wie ein kleiner ohmscher Widerstand. Dieser Wert ist der R_DS(on) – einer der wichtigsten Datenblattparameter. Typische Werte für moderne Power-MOSFETs liegen zwischen wenigen Milliohm und einigen hundert Milliohm.

Aus-Zustand (gesperrt)

U_GS liegt unter der Schwellspannung – beim N-Kanal-Anreicherungstyp typischerweise U_GS = 0 V. Der Kanal ist nicht ausgebildet, es fließt nur ein vernachlässigbarer Sperrstrom I_DSS im µA- oder nA-Bereich.

Statische Verluste

Solange der MOSFET eingeschaltet ist, entsteht im Kanal eine ohmsche Verlustleistung. Diese Verluste setzen sich als Wärme im Bauteil um und müssen entweder über das Gehäuse oder einen Kühlkörper abgeführt werden.

P_stat = I_D² · R_DS(on)

P_stat … statische Verlustleistung in W
I_D … Drainstrom im Eingeschaltzustand in A
R_DS(on) … Durchgangswiderstand in Ω

Dynamische Verluste

Beim Schalten muss die Gate-Source-Kapazität C_GS und die Gate-Drain-Kapazität C_GD ständig umgeladen werden. Dabei fließt für kurze Zeit ein Gate-Strom – das ist die einzige Situation, in der ein MOSFET an seinem Gate spürbar Strom zieht. Außerdem durchläuft der MOSFET bei jedem Schaltvorgang seinen aktiven Bereich, in dem gleichzeitig Strom und Spannung anliegen, was zu Schaltverlusten führt.

P_dyn = Q_G · U_{GS_ein} · f_S

P_dyn … dynamische Verlustleistung in W
Q_G … gesamte Gate-Ladung in C (aus Datenblatt)
U_{GS_ein} … Gate-Ansteuerspannung in V
f_S … Schaltfrequenz in Hz

Die Schaltverluste pro Schaltvorgang sind zusätzlich proportional zur Frequenz – ein MOSFET in einem 100-kHz-Schaltregler hat deutlich höhere Schaltverluste als derselbe MOSFET in einem 1-kHz-Pulsweitenmodulator.

Gate-Treiber und Gate-Spannung

Damit ein MOSFET schnell durchsteuert, muss die Gate-Kapazität in kurzer Zeit umgeladen werden. Dafür sorgt ein Gate-Treiber, der kurzfristig Spitzenströme von mehreren Ampere liefern kann. Mikrocontroller-Ausgänge schaffen das in der Regel nicht direkt – sie liefern nur 20 bis 40 mA und schalten den MOSFET zu langsam.

Standard-MOSFETs sind so dimensioniert, dass sie ihren spezifizierten niedrigen R_DS(on) erst bei U_GS = 10 V erreichen. Aus einem 5-V-Logikausgang lassen sie sich deshalb nicht sauber ansteuern.

Logic-Level-MOSFETs

Eine spezielle Variante mit reduzierter Schwellspannung, die schon bei U_GS = 3,3 V oder 5 V den Großteil ihres maximalen Drainstroms bei niedrigem R_DS(on) führt. Sie können direkt von einem Mikrocontroller-Pin angesteuert werden – allerdings ist die Treiberfähigkeit des Ports hinsichtlich der Schaltgeschwindigkeit nach wie vor zu beachten. Bei höheren Schaltfrequenzen ist auch hier ein echter Gate-Treiber sinnvoll.

Gelöstes Beispiel

Ein N-Kanal-Power-MOSFET schaltet einen Gleichstromverbraucher mit I_D = 8 A bei einem Tastverhältnis von 100 % (Dauerbetrieb im Ein-Zustand). Datenblattangaben: R_DS(on) = 25 mΩ bei U_GS = 10 V, Q_G = 45 nC. Schaltfrequenz f_S = 25 kHz. Wie groß sind die statische und die Gate-Treiber-Verlustleistung?

Statische Verluste:
P_stat = I_D² · R_DS(on) = (8 A)² · 0,025 Ω = 64 A² · 0,025 Ω = 1,6 W
Gate-Treiberverluste:
P_drv = Q_G · U_{GS_ein} · f_S = 45·10⁻⁹ C · 10 V · 25·10³ Hz = 11,25 mW
Gesamtverluste:
P_ges = P_stat + P_drv = 1,6 W + 0,01125 W ≈ 1,61 W

Ergebnis: P_ges ≈ 1,61 W – die Verluste werden praktisch vollständig durch die statischen Verluste bestimmt. Ein kleiner Kühlkörper ist sinnvoll.

Übungen

Übung 1: Ein MOSFET führt im Eingeschaltzustand 4 A und hat R_DS(on) = 80 mΩ. Berechne die statische Verlustleistung.

P_stat = (4 A)² · 0,08 Ω = 16 A² · 0,08 Ω = 1,28 W

Übung 2: Berechne die Gate-Treiberverlustleistung eines MOSFETs mit Q_G = 60 nC bei U_{GS_ein} = 12 V und f_S = 100 kHz.

P_drv = 60·10⁻⁹ C · 12 V · 100·10³ Hz = 72·10⁻³ W = 72 mW

Übung 3: Ein MOSFET wird mit einem Tastverhältnis von 30 % betrieben, I_{D_ein} = 10 A, R_DS(on) = 20 mΩ. Wie groß ist die mittlere statische Verlustleistung?

P_stat = D · I_D² · R_DS(on) = 0,3 · (10 A)² · 0,02 Ω = 0,3 · 100 A² · 0,02 Ω = 0,6 W

Übung 4: Ein MOSFET hat einen R_DS(on) von 100 mΩ bei U_GS = 10 V, aber 250 mΩ bei U_GS = 4,5 V. Bei I_D = 5 A Dauerstrom: um wie viel steigt die statische Verlustleistung, wenn statt mit 10 V mit nur 4,5 V angesteuert wird?

P₁ = 25 A² · 0,1 Ω = 2,5 W; P₂ = 25 A² · 0,25 Ω = 6,25 W; ΔP = 3,75 W. Die Verluste verdoppeln sich mehr als nur.

Übung 5: Ein Mikrocontroller-Ausgang liefert 25 mA. Mit welcher Schaltfrequenz fließt der gemittelte Gate-Strom für einen MOSFET mit Q_G = 40 nC, wenn U_GS = 5 V?

I_{G_avg} = Q_G · f_S. Vom Mikrocontroller können 25 mA dauerhaft geliefert werden, also f_{S_max} = 0,025 A / 40·10⁻⁹ C = 625 kHz. Praktisch begrenzt aber die Strom-Spitzenfähigkeit des Ports die nutzbare Schaltflanke deutlich stärker.

Welche Aussage zu R_DS(on) ist korrekt?

a) R_DS(on) ist der Eingangswiderstand des Gate-Anschlusses.
b) R_DS(on) sinkt mit steigender Temperatur und ist daher bei Belastung kein Problem.
c) R_DS(on) ist der Drain-Source-Widerstand im eingeschalteten Zustand und steigt typischerweise mit der Temperatur, weshalb die Verluste sich bei Erwärmung selbstverstärkend erhöhen können.
d) R_DS(on) ist unabhängig von U_GS.

Richtig: c)

R_DS(on) ist eine zentrale Bauteilgröße für den MOSFET als Schalter. Er bestimmt die statischen Verluste. Bei Silizium-MOSFETs hat R_DS(on) einen positiven Temperaturkoeffizienten – mit steigender Temperatur nimmt er zu. Daraus ergibt sich eine Selbstverstärkung in einer Richtung: mehr Verluste → wärmer → noch mehr Verluste. Die thermische Auslegung muss diesen Effekt berücksichtigen. Antwort a verwechselt Gate und Kanal. Antwort b ist die genau gegenteilige Aussage. Antwort d ist falsch, der angegebene R_DS(on)-Wert gilt nur bei der spezifizierten Gate-Spannung.

Warum lässt sich ein Standard-Power-MOSFET nicht zuverlässig direkt mit einem 5-V-Logikausgang ansteuern?

a) Weil 5 V die Schwellspannung überschreiten und der MOSFET sofort durchbrennt.
b) Weil der spezifizierte niedrige R_DS(on) typischerweise erst bei U_GS = 10 V erreicht wird; bei nur 5 V wäre der Kanalwiderstand und damit die Verlustleistung deutlich höher.
c) Weil ein Logikausgang grundsätzlich nicht in der Lage ist, ein Gate zu treiben.
d) Weil der MOSFET dann im Sättigungsbereich statt im ohmschen Bereich arbeitet.

Richtig: b)

Standard-MOSFETs werden hinsichtlich ihres niedrigsten R_DS(on) typischerweise bei U_GS = 10 V charakterisiert. Bei nur 5 V Gate-Spannung schalten sie zwar grundsätzlich ein, der Kanalwiderstand ist aber oft um den Faktor 2–4 höher. Das bedeutet stark erhöhte Verlustleistung und thermische Probleme. Logic-Level-MOSFETs sind dafür gebaut, niedrigeren U_GS-Werten gerecht zu werden. Antwort a ist falsch, die Gateoxide-Durchbruchspannung liegt deutlich höher als 5 V. Antwort c ist überspitzt: ein Logikausgang kann ein Gate treiben, aber nur langsam und nur bei niedrigen Frequenzen sinnvoll. Antwort d verwechselt Wirkungsmechanismen.

Welche der genannten Verlustarten dominiert bei einem Power-MOSFET im niederfrequenten Dauerbetrieb (z. B. PWM-Steuerung eines Heizelements mit 100 Hz)?

a) Die Schaltverluste, weil bei jedem Flankenwechsel Energie umgesetzt wird.
b) Die statischen Verluste P = I_D² · R_DS(on), weil der MOSFET den größten Teil der Zeit eingeschaltet ist und die Schaltverlustenergie pro Vorgang durch die niedrige Frequenz nur selten anfällt.
c) Die Sperrverluste durch I_DSS.
d) Die Verluste in der Body-Diode.

Richtig: b)

Bei niedrigen Schaltfrequenzen werden Schaltvorgänge so selten ausgelöst, dass die zugehörigen Schaltverluste vernachlässigbar bleiben. Was übrig bleibt, sind die statischen Verluste: solange der Transistor leitet, ist sein Beitrag der Kanalwiderstand mal dem Strom-Quadrat. Bei hochfrequenten Schaltreglern (50–500 kHz) wäre die Antwort anders – dort dominieren die Schaltverluste schnell. Antwort c und d sind in der beschriebenen Anwendung praktisch null.

Power-MOSFET

Power-MOSFETs sind die Arbeitspferde der Leistungselektronik. In Schaltnetzteilen, Motorsteuerungen, Wechselrichtern und Photovoltaik-Wechselrichtern sind sie das Bauelement, das die eigentliche Leistung schaltet.

Vom Klein-Signal-MOSFET unterscheiden sie sich vor allem durch ihre Bauweise und ihre elektrischen Daten:

Lateraler Klein-Signal-MOSFET

Bei einem klassischen MOSFET, wie er in integrierten Schaltungen üblich ist, liegen Source, Gate und Drain nebeneinander an der Oberfläche des Halbleiters. Der Strom fließt horizontal entlang der Oxidgrenze. Diese Anordnung ist für Logik und Verstärker bestens geeignet, limitiert aber Strom- und Spannungsbelastbarkeit auf relativ kleine Werte.

Vertikaler Power-MOSFET (VDMOS, Trench-MOS)

In Power-MOSFETs werden die Strukturen vertikal angeordnet:

Source und Gate befinden sich oben auf dem Chip.
Drain ist auf der Rückseite des gesamten Chips.
Der Strom fließt senkrecht durch das Substrat von Source nach Drain.

Diese vertikale Anordnung bringt mehrere Vorteile:

Die gesamte Chipfläche steht parallelgeschaltet für den Stromtransport zur Verfügung. Dadurch lassen sich Drainströme von vielen Ampere bis weit über 100 A realisieren.
Hohe Sperrspannungen (50 V, 100 V, 600 V, 1200 V und mehr) ergeben sich durch eine relativ lange, niedrig dotierte Driftschicht zwischen Kanal und Drain-Substrat.
Die TrenchMOS-Technologie verlegt das Gate in einen geätzten Graben („Trench“) und reduziert dadurch den R_DS(on) bei gegebener Chipfläche erheblich.

Body-Diode (Inverse Diode)

Eine bauartbedingte Besonderheit jedes Power-MOSFETs ist die parasitäre Diode zwischen Source und Drain. Sie entsteht zwangsläufig aus dem PN-Übergang zwischen dem p-Body-Bereich (Source-seitig) und dem n-Drift-Gebiet (Drain-seitig). Im normalen Betrieb ist sie polaritätsbedingt gesperrt und stört nicht. Wird der MOSFET allerdings in einer Halbbrücke oder einer induktiven Last betrieben, kann diese Body-Diode als Freilaufdiode fungieren und Rückspeisungen aus der Last übernehmen. Ihre Vorwärtsspannung liegt typisch bei 0,7 bis 1 V, ihre Schaltgeschwindigkeit ist allerdings begrenzt und ihre Erholzeit (Reverse Recovery) muss bei schnellen Schaltvorgängen beachtet werden.

Safe Operating Area (SOA)

Die SOA – Safe Operating Area – ist eine im Datenblatt angegebene Fläche im I_D/U_DS-Diagramm, innerhalb der ein Power-MOSFET dauerhaft betrieben werden darf, ohne thermisch oder elektrisch zerstört zu werden. Sie wird begrenzt durch:

die maximal zulässige Drain-Source-Spannung U_DS(max)
den maximal zulässigen Drainstrom I_D(max)
die maximal zulässige Verlustleistung P_tot
bei langen Pulsen zusätzlich durch thermische Zeitkonstanten

Typische Anwendungen

Schaltnetzteile (Flyback, Forward, Resonanzwandler)
Schritt-, BLDC- und Servomotor-Endstufen, häufig in H-Brücken- oder Halbbrückenanordnung
Wechselrichter für Solar- und Speicheranlagen
DC/DC-Wandler in Fahrzeugen und Industrieanwendungen
Sanftanlasser, soweit MOSFET-basiert (bei höheren Spannungen häufiger IGBTs)

Auswahlkriterien beim Power-MOSFET

U_DS(max): muss mit Sicherheitsmarge über der höchsten im Betrieb auftretenden Drain-Source-Spannung liegen, inklusive Schaltüberschwinger.
I_D(max): typischerweise mit Reserve gegenüber dem Nennstrom auswählen.
R_DS(on): bestimmt die statischen Verluste – möglichst klein, aber mit Blick auf Gate-Spannung und Temperatur ehrlich bewertet.
Q_G: bestimmt zusammen mit der Schaltfrequenz die Treiberverluste und den Anspruch an den Gate-Treiber.
Gehäuse und Wärmewiderstand R_thJC, R_thJA: entscheiden, wie viel Verlustleistung das Bauteil tatsächlich loswird; entscheidet über Kühlkörperauslegung.

Vergleich der Bauweisen: Links der laterale Klein-Signal-MOSFET mit horizontalem Stromfluss. Rechts der vertikale Power-MOSFET (VDMOS) mit parallelgeschalteten Zellen, langer n-Drift-Schicht für hohe Sperrspannung und der bauartbedingten Body-Diode zwischen Source und Drain.

Warum sind Power-MOSFETs typischerweise vertikal aufgebaut, während Klein-Signal-MOSFETs lateral aufgebaut sind?

a) Damit die Gate-Eingangsimpedanz steigt.
b) Weil der vertikale Aufbau die gesamte Chipfläche parallel für den Stromtransport nutzbar macht und dadurch viel höhere Drainströme und Sperrspannungen ermöglicht.
c) Weil sich vertikale MOSFETs einfacher in integrierte Schaltungen einbinden lassen.
d) Weil sich nur in vertikaler Anordnung die Body-Diode vermeiden lässt.

Richtig: b)

Im Power-MOSFET wird der gesamte Chip in viele tausend parallel geschaltete vertikale Zellen unterteilt. Da die Driftschicht senkrecht zum Chip steht, lässt sich ihre Länge unabhängig von der Chipfläche einstellen – das erlaubt hohe Sperrspannungen. Gleichzeitig sorgt die Parallelschaltung vieler Zellen für niedrigen R_DS(on) und hohe Strombelastbarkeit. Antwort a ist falsch, die Gate-Impedanz hängt nicht von dieser Anordnung ab. Antwort c stimmt nicht – integrierte Schaltungen brauchen gerade die laterale Bauweise. Antwort d ist das genaue Gegenteil: die Body-Diode entsteht genau wegen des vertikalen Aufbaus.

Welche Rolle spielt die Body-Diode eines Power-MOSFETs in einer H-Brückenschaltung mit induktiver Last?

a) Sie behindert den Betrieb und muss durch eine externe Freilaufdiode überbrückt werden.
b) Sie kann als Freilaufdiode für die Induktivität genutzt werden, allerdings müssen ihre langsamere Erholzeit und höhere Vorwärtsspannung in der Schaltungsauslegung berücksichtigt werden.
c) Sie verhindert, dass der MOSFET im ohmschen Bereich arbeitet.
d) Sie ist nur im Sperrbereich aktiv und übernimmt dort den Sperrstrom.

Richtig: b)

Die Body-Diode existiert immer und liegt antiparallel zum eigentlichen Kanal. In einer H-Brücke kann sie genau dann nützlich sein, wenn die Induktivität ihren Strom nach Abschaltung des Kanals weiterführen will – sie übernimmt dann als Freilaufdiode. Wichtig: Body-Dioden haben oft eine vergleichsweise lange Reverse-Recovery-Zeit, die bei hohen Schaltfrequenzen merkliche Verluste und Störungen erzeugen kann. In sehr hochfrequenten Anwendungen verwendet man deshalb häufig zusätzliche Schottky-Dioden parallel. Antwort a verkennt den eigentlichen Sinn der Body-Diode. Antwort c und d sind technisch falsch.

Beim Auswahlprozess eines Power-MOSFETs für einen Schaltregler ist eine maximale Drain-Source-Spannung von 80 V im stationären Betrieb zu erwarten. Welche U_DS(max)-Angabe sollte der gewählte MOSFET mindestens haben?

a) 80 V, weil das die maximal auftretende Spannung ist.
b) Deutlich über 80 V, typisch mit 30–50 % Sicherheitsmarge – etwa 100 V oder 150 V – um Schaltspitzen durch parasitäre Induktivitäten sicher zu beherrschen.
c) Genau 80 V, weil sonst der R_DS(on) zu groß wird.
d) 12 V, weil die Versorgungsspannung der Steuerelektronik maßgeblich ist.

Richtig: b)

Im stationären Betrieb mag die U_DS bei 80 V liegen, doch beim Schalten induktiver Lasten entstehen kurzzeitig deutlich höhere Spitzen durch parasitäre Induktivitäten der Leitungen und Bauteile. Diese Spitzen können das 1,3- bis 1,5-fache der stationären Spannung erreichen. Die U_DS(max)-Angabe des gewählten MOSFETs muss diese Spitzen sicher abfangen, sonst kommt es zum Lawinendurchbruch und im schlimmsten Fall zur Zerstörung. Antwort a ist riskant ohne Reserve. Antwort c verwechselt die Auswahl und ist nicht zielführend – höhere U_DS(max) führen tendenziell zu höherem R_DS(on), aber die Sicherheitsmarge bleibt zwingend. Antwort d verwechselt Steuerstromkreis und Lastkreis.

Abschlusstest

Aufgabe 1: Ein N-Kanal-Anreicherungs-MOSFET hat U_GS(th) = 1,8 V und K = 25 mA/V². Berechne den Drainstrom im Sättigungsbereich bei U_GS = 5 V.

I_D = 25 mA/V² · (5 V − 1,8 V)² = 25 mA/V² · (3,2 V)² = 25 mA/V² · 10,24 V² = 256 mA

Aufgabe 2: Wie groß muss U_GS sein, damit derselbe MOSFET (U_GS(th) = 1,8 V, K = 25 mA/V²) im Sättigungsbereich einen Drainstrom von 400 mA führt?

400 = 25 · (U_GS − 1,8)²; (U_GS − 1,8)² = 16; U_GS − 1,8 = 4; U_GS = 5,8 V

Aufgabe 3: Ein N-Kanal-MOSFET arbeitet im ohmschen Bereich. K = 80 mA/V², U_GS(th) = 2 V, U_GS = 5 V, U_DS = 0,3 V. Berechne I_D.

I_D = 80 mA/V² · [2·(5 V − 2 V)·0,3 V − (0,3 V)²] = 80 mA/V² · [1,8 V² − 0,09 V²] = 80 mA/V² · 1,71 V² = 136,8 mA

Aufgabe 4: An welcher Grenze U_DS geht ein MOSFET mit U_GS = 6 V und U_GS(th) = 2,5 V vom ohmschen Bereich in den Sättigungsbereich über?

U_DS = U_GS − U_GS(th) = 6 V − 2,5 V = 3,5 V

Aufgabe 5: Bei U_GS = 4 V fließt durch einen MOSFET im Sättigungsbereich I_D = 100 mA, bei U_GS = 4,2 V ein Drainstrom von 121 mA. Berechne g_m.

g_m = (121 mA − 100 mA) / (4,2 V − 4,0 V) = 21 mA / 0,2 V = 105 mA/V = 0,105 S

Aufgabe 6: Ein Power-MOSFET führt 12 A bei einem R_DS(on) von 18 mΩ. Wie groß ist die statische Verlustleistung im Dauerbetrieb?

P_stat = I_D² · R_DS(on) = (12 A)² · 0,018 Ω = 144 A² · 0,018 Ω = 2,592 W

Aufgabe 7: Ein MOSFET hat Q_G = 80 nC. Mit welcher Treiberverlustleistung muss bei U_{GS_ein} = 12 V und f_S = 50 kHz gerechnet werden?

P_drv = Q_G · U_GS · f_S = 80·10⁻⁹ C · 12 V · 50·10³ Hz = 48·10⁻³ W = 48 mW

Aufgabe 8: Ein MOSFET mit R_DS(on) = 100 mΩ schaltet einen Verbraucher von 5 A mit einem Tastverhältnis von 40 %. Wie groß ist die mittlere statische Verlustleistung?

P_stat = D · I_D² · R_DS(on) = 0,4 · (5 A)² · 0,1 Ω = 0,4 · 25 A² · 0,1 Ω = 1,0 W

Aufgabe 9: In einem Schaltregler liefert ein MOSFET folgende Daten: I_D = 6 A, R_DS(on)(bei 25 °C) = 30 mΩ, R_DS(on)(bei 100 °C) ≈ 50 mΩ. Wie viel höher ist die statische Verlustleistung im warmen Zustand verglichen mit kaltem Zustand?

P_kalt = (6 A)² · 0,03 Ω = 1,08 W; P_warm = (6 A)² · 0,05 Ω = 1,80 W; ΔP = 0,72 W → rund 67 % mehr Verluste bei 100 °C.

Aufgabe 10: Ein Power-MOSFET soll in einer Anwendung mit einer maximalen stationären Drain-Source-Spannung von 48 V eingesetzt werden. Welche U_DS(max)-Spezifikation ist mit 40 % Sicherheitsmarge mindestens erforderlich?

U_DS(max) ≥ 48 V · 1,4 = 67,2 V. In der Praxis wird ein Standardwert wie 75 V oder 100 V gewählt, um zusätzliche Reserve für Schaltspitzen zu schaffen.

Frage 1: Ein Schaltungsentwickler beobachtet, dass ein direkt vom 3,3-V-Mikrocontroller-Pin angesteuerter Standard-Power-MOSFET im Betrieb sehr heiß wird, obwohl der Strom unterhalb des Nennwerts liegt. Welche Ursache ist die wahrscheinlichste?

a) Die Versorgungsspannung des Mikrocontrollers ist zu niedrig.
b) Der MOSFET arbeitet wegen unzureichender Gate-Spannung nicht voll im ohmschen Bereich, sondern in einem Übergangsbereich mit deutlich erhöhtem R_DS(on), wodurch die statischen Verluste stark steigen.
c) Der MOSFET ist defekt.
d) Die Body-Diode wird zu stark belastet.

Richtig: b)

Standard-Power-MOSFETs erreichen ihren spezifizierten niedrigen R_DS(on) typischerweise erst bei U_GS = 10 V. Bei nur 3,3 V Gate-Spannung wird der Kanal oft nicht voll durchgesteuert; der MOSFET arbeitet in einem Übergangsbereich mit deutlich höherem Kanalwiderstand. Daraus ergeben sich überhöhte statische Verluste – das Bauteil wird heiß. Lösung: einen Logic-Level-MOSFET wählen oder einen dedizierten Gate-Treiber verwenden. Antwort a ist möglich, aber selten der Auslöser. Antwort c ist eine Pauschalantwort ohne Begründung. Antwort d ist im Schalterbetrieb meist nicht relevant.

Frage 2: Ein Konstrukteur möchte einen MOSFET im Sättigungsbereich als Stromquelle für eine LED verwenden. Welche Eigenschaft des Sättigungsbereichs nutzt er dabei hauptsächlich?

a) Der hohe Eingangswiderstand des Gate-Anschlusses.
b) Die nahezu konstante Stromabgabe trotz schwankender U_DS, solange U_DS ≥ (U_GS − U_GS(th)).
c) Die geringe Verlustleistung des MOSFET im Sättigungsbereich.
d) Den niedrigen R_DS(on)-Wert in der Sättigung.

Richtig: b)

Im Sättigungsbereich wirkt ein MOSFET als spannungsgesteuerte Stromquelle: I_D hängt fast nur noch von U_GS ab, kaum noch von U_DS. Genau diese Eigenschaft macht ihn für LED-Stromquellen und Konstantstromregelungen attraktiv. Antwort a ist eine allgemeine Eigenschaft, nicht der genutzte Effekt. Antwort c ist falsch: gerade im Sättigungsbereich entstehen typischerweise höhere Verluste als im ohmschen Bereich. Antwort d verkennt, dass von R_DS(on) nur im ohmschen Bereich sinnvoll gesprochen werden kann.

Frage 3: Ein P-Kanal-Anreicherungs-MOSFET wird als High-Side-Schalter zur Versorgung einer 24-V-Last eingesetzt. Welches Potential muss am Gate liegen, damit der Schalter sicher leitet, wenn Source mit +24 V verbunden ist und U_GS(th) ≈ −2 V?

a) +24 V
b) Etwa +14 V, um eine U_GS von etwa −10 V zu erreichen.
c) Etwa −10 V gegen Masse.
d) 0 V (Masse), damit U_GS = +24 V wird.

Richtig: b)

Beim P-Kanal-Anreicherungstyp muss U_GS negativ und deutlich unter U_GS(th) liegen. Mit Source auf +24 V und gewünschter U_GS = −10 V ergibt sich ein Gate-Potential von +24 V − 10 V = +14 V. Antwort a liefert U_GS = 0 V – der MOSFET sperrt. Antwort c (Gate auf −10 V gegen Masse) ergibt U_GS = −10 V − 24 V = −34 V und überschreitet damit die zulässige Gate-Source-Spannung (typisch ±20 V) deutlich – das Gate-Oxid wird zerstört. Antwort d ergibt U_GS = 0 V − 24 V = −24 V – kann das Gate-Oxid ebenfalls zerstören.

Frage 4: Welche der folgenden Eigenschaften unterscheidet einen MOSFET grundsätzlich von einem JFET?

a) Der MOSFET ist immer N-Kanal.
b) Beim MOSFET ist das Gate durch eine Oxidschicht isoliert, beim JFET wird der Gate-Anschluss über einen in Sperrrichtung betriebenen PN-Übergang gebildet.
c) Der MOSFET hat keinen Sperrbereich.
d) Der JFET ist nur als Schalter, der MOSFET nur als Verstärker einsetzbar.

Richtig: b)

Der konstruktive Kernunterschied ist die Gate-Anbindung: JFET → in Sperrrichtung betriebener PN-Übergang; MOSFET → galvanisch isoliertes Gate auf einer SiO₂-Schicht. Daraus resultieren auch die unterschiedlichen Polaritätsvorgaben (JFETs vertragen nicht beide Vorzeichen am Gate ohne Stromfluss), während MOSFETs nach beiden Seiten ansteuerbar sind, soweit das Oxid es zulässt. Antwort a ist falsch, es gibt auch P-Kanal-MOSFETs. Antwort c ist falsch, jeder FET besitzt einen Sperrbereich. Antwort d ist eine künstliche Einschränkung ohne technische Grundlage.

Frage 5: Ein N-Kanal-MOSFET wird mit U_GS = 0 V betrieben. Welche Aussage stimmt ohne weitere Informationen?

a) Der MOSFET ist sicher gesperrt.
b) Ob er sperrt oder leitet, hängt davon ab, ob es sich um einen Anreicherungstyp (selbstsperrend) oder einen Verarmungstyp (selbstleitend) handelt.
c) Der MOSFET befindet sich im ohmschen Bereich.
d) Der MOSFET ist defekt, wenn er bei U_GS = 0 V leitet.

Richtig: b)

Das Verhalten bei U_GS = 0 V ist die Definition der beiden Betriebsarten. Der Anreicherungstyp ist selbstsperrend und leitet erst über U_GS(th); der Verarmungstyp ist selbstleitend und sperrt erst, wenn U_GS ausreichend in die andere Richtung gezogen wird. Antwort a ist die häufige, aber falsche Annahme „MOSFET = immer selbstsperrend“. Antwort c und d sind technisch nicht haltbar.

Frage 6: Im Datenblatt eines Power-MOSFETs werden für R_DS(on) zwei Werte angegeben: 28 mΩ bei U_GS = 10 V und 55 mΩ bei U_GS = 4,5 V. Was zeigt diese Angabe?

a) Dass das Bauteil bei 4,5 V Gate-Spannung defekt ist.
b) Dass der Kanal bei 4,5 V noch nicht vollständig durchgesteuert ist, der Wert kann aber für eine Logic-Level-Anwendung herangezogen werden.
c) Dass die Schwellspannung 4,5 V beträgt.
d) Dass es ein P-Kanal-MOSFET ist.

Richtig: b)

Die Datenblattangabe zeigt explizit, dass dieser MOSFET in zwei Arbeitspunkten charakterisiert ist: voll durchgesteuert (10 V) und Logic-Level (4,5 V). Der Konstrukteur kann damit kalkulieren, wie sich der Kanalwiderstand und damit die Verluste in einer Logic-Level-Anwendung verhalten. Antwort a ist falsch, das Bauteil ist intakt. Antwort c verwechselt U_GS(th) mit dem Spezifikationspunkt. Antwort d hat mit der Frage nichts zu tun.

Frage 7: Was beschreibt die Safe Operating Area (SOA) eines Power-MOSFETs?

a) Den Bereich, in dem der MOSFET sicher gesperrt bleibt.
b) Die Kombinationen aus U_DS und I_D, die unter Berücksichtigung von Maximalspannung, Maximalstrom, Verlustleistung und thermischen Grenzen zulässig sind.
c) Den Bereich des Gate-Treibers, in dem der MOSFET schaltet.
d) Den Bereich, in dem die Body-Diode betrieben werden darf.

Richtig: b)

Die SOA ist ein Datenblattdiagramm, das die zulässigen Arbeitspunkte als Fläche im U_DS-I_D-Diagramm definiert. Sie ist begrenzt durch maximale U_DS, maximalen I_D, die zulässige Verlustleistung und – für Pulsbetrieb – durch thermische Zeitkonstanten. Beim Auslegen einer Schaltung muss sichergestellt sein, dass der Arbeitspunkt selbst im transienten Worst Case innerhalb der SOA bleibt. Antworten a, c und d beschreiben jeweils nur Randaspekte oder gar keinen Bezug zur SOA.

Frage 8: In einer H-Brückenschaltung mit induktiver Last schaltet einer der MOSFETs ab. Welcher Strompfad sorgt in den ersten Mikrosekunden danach für die Aufrechterhaltung des Laststroms?

a) Der Kanal des abgeschalteten MOSFETs bleibt teilweise leitfähig.
b) Die Body-Diode eines der jeweils anderen MOSFETs in der Brücke übernimmt als Freilaufdiode den Strom der Induktivität.
c) Der Strom wird augenblicklich null, weil keine Spannungsquelle mehr aktiv ist.
d) Die Spannung an der Induktivität wird beliebig hoch, bis der MOSFET wieder einschaltet.

Richtig: b)

Eine Induktivität versucht, ihren Strom konstant zu halten. Wird ein steuernder MOSFET abgeschaltet, muss dieser Strom irgendeinen Weg finden. In einer H-Brücke sind die Body-Dioden der MOSFETs antiparallel zu den Kanälen geschaltet und übernehmen diese Freilaufaufgabe sofort, sobald die Schalterstellung es zulässt. Ohne diese Body-Dioden würde sich augenblicklich eine sehr hohe Induktionsspannung aufbauen, die Bauteile zerstören kann (siehe Antwort d). Antwort a ist falsch, der Kanal ist gesperrt. Antwort c verkennt die Trägheit der Induktivität.

Frage 9: Welcher physikalische Effekt führt dazu, dass ein MOSFET trotz isoliertem Gate beim schnellen Schalten am Gate-Anschluss kurzzeitig einen Strom benötigt?

a) Der Kanal lädt sich elektrisch auf.
b) Die Gate-Source- und Gate-Drain-Kapazitäten müssen umgeladen werden – dafür ist ein vorübergehender Gate-Strom erforderlich.
c) Die Body-Diode überträgt einen kapazitiven Strom an das Gate.
d) Ein Tunnelstrom durch das Gate-Oxid wird aktiv.

Richtig: b)

Das isolierte Gate des MOSFETs bildet mit Source und Drain Kapazitäten (C_GS, C_GD), zusammen oft als Eingangskapazität C_iss und Rückwirkungskapazität C_rss bezeichnet. Beim Schalten müssen diese Kapazitäten mit hoher Geschwindigkeit umgeladen werden, dazu sind kurzzeitig Ströme im Ampere-Bereich nötig. Genau das ist die Aufgabe des Gate-Treibers. Antwort a beschreibt keinen real existierenden Mechanismus. Antwort c ist falsch. Antwort d beschreibt einen Leckstrom (sehr klein, nicht das Schaltverhalten).

Frage 10: Welche Größe gibt im Datenblatt eines Power-MOSFET-Treiberkonzepts am ehesten Auskunft über die benötigte Spitzenleistung des Gate-Treibers?

a) I_D(max)
b) U_DS(max)
c) Gate-Ladung Q_G (in Verbindung mit der geforderten Schaltzeit)
d) U_GS(th)

Richtig: c)

Die Gate-Ladung Q_G aus dem Datenblatt gibt an, wie viel elektrische Ladung das Gate beim Übergang von „aus“ nach „voll an“ aufnimmt. Geteilt durch die geforderte Schaltzeit ergibt sich der benötigte mittlere Gate-Strom; daraus und aus der Versorgungsspannung des Treibers leitet sich seine Leistungsanforderung ab. Antwort a, b und d beschreiben andere Aspekte, sind aber für die Treiberdimensionierung nicht primär maßgebend.

Frage 11: Ein N-Kanal-MOSFET wird so dimensioniert, dass er bei U_GS = 5 V im Sättigungsbereich einen Drainstrom von 200 mA liefert. Welche Aussage zum gleichen MOSFET bei U_GS = 10 V im selben Bereich ist plausibel?

a) Der Drainstrom bleibt unverändert.
b) Der Drainstrom steigt deutlich, ungefähr quadratisch mit (U_GS − U_GS(th)).
c) Der Drainstrom halbiert sich.
d) Der Drainstrom wird negativ.

Richtig: b)

Im Sättigungsbereich gilt näherungsweise I_D = K · (U_GS − U_GS(th))². Verdoppelt man die wirksame Gate-Spannung über der Schwelle, vervierfacht sich der Strom näherungsweise. Antwort a verkennt das quadratische Verhalten. Antwort c ist das Gegenteil des realen Effekts. Antwort d ist physikalisch unsinnig.

Frage 12: Welche Komponente schützt einen MOSFET-Schalter bei induktiven Lasten am besten vor zerstörerischen Überspannungsspitzen, wenn die Body-Diode allein nicht ausreichen würde?

a) Ein zusätzlicher Reihenwiderstand in der Drain-Source-Leitung.
b) Eine schnelle Freilaufdiode oder Snubber-Schaltung parallel zur Last oder über dem MOSFET, ergänzt gegebenenfalls durch eine TVS-Diode zur Begrenzung transienter Spitzen.
c) Ein Kondensator zwischen Gate und Source.
d) Ein hochohmiger Pull-Down-Widerstand am Drain.

Richtig: b)

Bei induktiven Lasten entstehen beim Abschalten gefährliche Spannungsspitzen. Die Standardmaßnahmen sind: eine Freilaufdiode parallel zur Induktivität (Energie freisetzen), eine Snubber-Schaltung (RC-Glied) parallel zum MOSFET zur Spannungsbegrenzung und gegebenenfalls eine TVS-Diode (Transient Voltage Suppressor), die Spitzen sicher abfängt. Antwort a führt zu zusätzlichen Verlusten und löst das Problem nicht. Antwort c beeinflusst die Schaltgeschwindigkeit, schützt aber nicht vor Drain-seitigen Spitzen. Antwort d hat keinen Schutzeffekt.

Glossar

Anreicherungstyp (Enhancement Mode): MOSFET-Variante, deren Kanal erst durch Anlegen einer Gate-Spannung oberhalb der Schwellspannung entsteht. Selbstsperrend.
Body / Bulk / Substrat: Vierter Anschluss eines MOSFET. Bezeichnet das ursprüngliche Halbleitersubstrat, in dem Source, Drain und Kanal eingebracht sind. In diskreten MOSFETs intern fest mit Source verbunden.
Body-Diode: Parasitäre Diode zwischen Source (Anode) und Drain (Kathode) eines Power-MOSFETs, bauartbedingt vorhanden. Kann als Freilaufdiode in Halbbrückenschaltungen genutzt werden.
Drain: Einer der drei Hauptanschlüsse eines FET; Endpunkt des Kanals, an dem der Drainstrom in das Bauteil eintritt (bei N-Kanal) bzw. austritt (bei P-Kanal).
FET (Feldeffekttransistor): Halbleiterbauelement, bei dem ein elektrisches Feld an einer Steuerelektrode (Gate) die Leitfähigkeit eines Kanals zwischen Drain und Source steuert.
Gate: Steuerelektrode des FET. Beim MOSFET vom Kanal durch ein dünnes Oxid isoliert; beim JFET über einen in Sperrrichtung betriebenen PN-Übergang angekoppelt.
Gate-Ladung Q_G: Im Datenblatt eines Power-MOSFETs angegebene Gesamtladung, die das Gate beim Wechsel von „aus“ nach „voll an“ aufnehmen muss. Maßgeblich für die Dimensionierung des Gate-Treibers.
Inversionsschicht: Dünne Schicht beweglicher Ladungsträger entgegengesetzter Polarität, die sich beim MOSFET unter dem Gate-Oxid ausbildet und den Kanal zwischen Source und Drain bereitstellt.
JFET (Sperrschicht-FET): FET-Variante, bei der das Gate über einen in Sperrrichtung betriebenen PN-Übergang an den Kanal angekoppelt ist. Immer Verarmungstyp.
Logic-Level-MOSFET: MOSFET, der bereits bei niedrigen Gate-Spannungen (z. B. 3,3 V oder 5 V) seinen spezifizierten niedrigen R_DS(on) erreicht. Geeignet für direkte Ansteuerung aus Mikrocontroller-Ports.
MOSFET (Metal-Oxide-Semiconductor FET): FET mit isoliertem Gate auf einem Oxid (typischerweise SiO₂). Heute der wichtigste Transistortyp in Logik, Speichern und Leistungselektronik.
N-Kanal / P-Kanal: Bezeichnung für die Ladungsträgerart im Kanal: N-Kanal-FETs leiten über Elektronen, P-Kanal-FETs über Löcher.
Ohmscher Bereich (Linear Region, Triodenbereich): Arbeitsbereich eines FETs bei kleinem U_DS und ausreichender Gate-Spannung. Der MOSFET wirkt wie ein spannungsgesteuerter Widerstand.
Pinch-Off: Zustand, in dem der Kanal an einer Stelle abgeschnürt wird. Beim JFET tritt das bei ausreichender Gate-Sperrspannung auf; beim MOSFET markiert er den Übergang zwischen ohmschem und Sättigungsbereich.
Power-MOSFET: MOSFET in vertikaler Bauweise für hohe Sperrspannungen und Drainströme. Typische Anwendungen: Schaltnetzteile, Motorsteuerungen, Wechselrichter.
R_DS(on): Drain-Source-Widerstand im voll durchgesteuerten Eingeschaltzustand. Bestimmt die statischen Verluste eines MOSFETs im Schalterbetrieb.
Sättigungsbereich (Saturation Region): Arbeitsbereich eines FETs bei U_DS ≥ (U_GS − U_GS(th)). Der MOSFET wirkt als spannungsgesteuerte Stromquelle und wird in dieser Betriebsart als analoger Verstärker eingesetzt.
Schwellspannung U_GS(th): Gate-Source-Spannung, bei der der Kanal eines Anreicherungs-MOSFET zu leiten beginnt bzw. bei der ein Verarmungstyp-MOSFET den Übergang zwischen leitendem und sperrendem Zustand zeigt.
Selbstsperrend / selbstleitend: Beschreibt das Verhalten eines FETs bei U_GS = 0 V. Selbstsperrend = Anreicherungstyp (leitet nicht ohne Gate-Spannung); selbstleitend = Verarmungstyp (leitet bereits ohne Gate-Spannung).
SOA (Safe Operating Area): Im Datenblatt eines Power-MOSFETs angegebener Bereich zulässiger Kombinationen aus U_DS, I_D und Pulsdauer. Innerhalb dieses Bereichs ist der Betrieb thermisch und elektrisch sicher.
Source: Einer der drei Hauptanschlüsse eines FET. Quelle der Ladungsträger des Kanals; beim N-Kanal Austrittsstelle des Drainstroms, beim P-Kanal Eintrittsstelle.
Sperrbereich (Cut-Off Region): Arbeitsbereich, in dem der FET keinen Drainstrom führt. Beim N-Kanal-Anreicherungstyp gilt U_GS < U_GS(th).
Transkonduktanz / Steilheit g_m: Verhältnis aus Änderung des Drainstroms zur sie verursachenden Änderung der Gate-Source-Spannung. Zentrale Verstärkungskenngröße im Sättigungsbereich.
TrenchMOS / VDMOS: Spezielle Aufbautypen vertikaler Power-MOSFETs. TrenchMOS verlegt das Gate in einen geätzten Graben und reduziert dadurch den R_DS(on) bei gegebener Chipfläche.
Unipolar: Bauelement, an dessen Stromtransport nur eine Ladungsträgerart beteiligt ist (Elektronen oder Löcher). Der FET ist unipolar; der Bipolartransistor dagegen bipolar.
Verarmungstyp (Depletion Mode): MOSFET-Variante, deren Kanal bereits bei U_GS = 0 V existiert. Selbstleitend; wird durch ein Gate-Feld in entgegengesetzter Polarität verarmt und schließlich gesperrt.