Flip-Flops und Speicherglieder

Eine reine Verknüpfung mit Logikgattern reagiert nur auf das, was gerade an den Eingängen anliegt. Sobald sich etwas ändert, ist der alte Zustand weg. Für vieles in der Steuerungs- und Automatisierungstechnik reicht das nicht: Eine Anlage muss wissen, ob sie eingeschaltet wurde, ob ein Schritt schon erledigt ist, ob eine Sicherheitstür geöffnet war. Dafür braucht es Speicher.

Flip-Flops sind die kleinsten Speicherzellen der Digitaltechnik. Sie speichern genau ein Bit — also entweder 0 oder 1. Aus ihnen werden Register, Zähler und große Speicherbausteine zusammengesetzt. Wer Flip-Flops verstanden hat, versteht die Brücke zwischen einer einzelnen Logikschaltung und einem ganzen Mikrocontroller.

Vorwissen

Logikgatter: AND, OR, NOT, NAND, NOR, XOR
Wahrheitstabellen und KV-Diagramme
Analoge und digitale Signale

Lernziele

Nach diesem Beitrag kannst du:

den Unterschied zwischen kombinatorischer und sequentieller Logik in eigenen Wohnen erklären
die Funktion eines RS-, D-, JK- und T-Flip-Flops anhand der Wahrheitstabelle beschreiben
zwischen zustands- und flankengesteuerten Speichergliedern unterscheiden
die Frequenzteilung mit T-Flip-Flops berechnen
für eine gegebene Aufgabe den passenden Flip-Flop-Typ auswählen

1. Speicherglieder in der Digitaltechnik

Stell dir eine UND-Verknüpfung vor: zwei Eingänge, ein Ausgang. Solange beide Eingänge auf 1 liegen, ist der Ausgang 1. Geht einer auf 0, kippt der Ausgang sofort auf 0 — das Gatter „vergisst“ alles. Solche Schaltungen heißen kombinatorisch: Der Ausgang hängt nur vom momentanen Eingang ab.

Bei einer Maschine reicht das selten. Drückt jemand kurz den Start-Taster, soll die Anlage laufen — auch wenn der Taster längst losgelassen ist. Das geht nur mit sequentieller Logik: Der Ausgang hängt nicht nur vom Eingang ab, sondern auch vom vorherigen Zustand.

Diese Speicherfähigkeit wird über ein einfaches Prinzip erreicht — Rückkopplung. Der Ausgang einer Schaltung wird auf den Eingang zurückgeführt. Bei richtiger Verdrahtung entsteht eine bistabile Kippstufe: eine Schaltung mit genau zwei stabilen Zuständen, in denen sie verharrt, bis ein neues Signal sie umkippt.

Genau das ist ein Flip-Flop. Die Familie dieser Schaltungen hat mehrere Vertreter — RS, D, JK, T — die sich darin unterscheiden, wie sie angesteuert und getaktet werden. Im Grunde basieren aber alle auf demselben Trick: zwei rückgekoppelte Gatter, die sich gegenseitig im Zustand halten.

Worin liegt der Hauptunterschied zwischen einer kombinatorischen und einer sequentiellen Schaltung?

a) Sequentielle Schaltungen besitzen einen internen Speicher, kombinatorische nicht
b) Kombinatorische Schaltungen verwenden nur AND-Gatter, sequentielle nur OR-Gatter
c) Kombinatorische Schaltungen brauchen einen Takt, sequentielle nicht
d) Sequentielle Schaltungen arbeiten analog, kombinatorische digital

Richtig: a)

Bei kombinatorischen Schaltungen hängt der Ausgang ausschließlich vom aktuellen Eingangszustand ab. Sequentielle Schaltungen wie Flip-Flops berücksichtigen zusätzlich den vorherigen Zustand — sie haben damit ein Gedächtnis. Die Wahl der Gatter (b) und die Verwendung eines Takts (c) sind nicht die definierenden Merkmale; analog/digital (d) ist eine völlig andere Unterscheidungsaxis.

Wodurch entsteht in einer Schaltung mit Gattern die Fähigkeit, einen Zustand zu speichern?

a) Durch eine besonders schnelle Logik
b) Durch eine hohe Versorgungsspannung
c) Durch die Verwendung von XOR-Gattern
d) Durch Rückkopplung des Ausgangs auf den Eingang

Richtig: d)

Sobald ein Ausgang auf einen Eingang zurückgeführt wird, kann sich die Schaltung „selbst halten“. Das ist die Grundlage jeder bistabilen Kippstufe. Schnelligkeit (a) und Versorgungsspannung (b) haben damit nichts zu tun. XOR-Gatter (c) sind eine reine Verknüpfung ohne Speicherwirkung.

2. RS-Flip-Flop

Das RS-Flip-Flop ist der klassische Einstieg. R steht für Reset (Rücksetzen), S für Set (Setzen). Aufgebaut wird es aus zwei rückgekoppelten Gattern — entweder NOR oder NAND.

Bei der NOR-Variante sind die Eingänge high-aktiv: Eine 1 an S setzt den Ausgang Q auf 1, eine 1 an R setzt Q auf 0. Bei R=0 und S=0 behält das Flip-Flop seinen letzten Zustand — es speichert.

In der NOR-Schaltung gibt es einen kritischen Punkt: Wenn S und R gleichzeitig auf 1 liegen, gehen sowohl Q als auch der Komplement-Ausgang Q‘ auf 0. Das widerspricht der Definition (Q und Q‘ sollen immer entgegengesetzt sein). Schlimmer noch: Wenn jetzt beide Eingänge gleichzeitig wieder auf 0 gehen, ist nicht vorhersehbar, welcher Zustand sich einstellt — das hängt von kleinsten Laufzeitunterschieden zwischen den Gattern ab. Dieser Zustand heißt verbotener Zustand und wird in der Praxis durch Schaltungslogik außerhalb des Flip-Flops vermieden.

Wahrheitstabelle des NOR-RS-Flip-Flops:

S	R	Q (neu)	Bemerkung
0	0	Q (alt)	Speichern
0	1	0	Rücksetzen
1	0	1	Setzen
1	1	–	Verboten

Bei der NAND-Variante ist das Verhalten gespiegelt: Die Eingänge werden meist mit /S und /R bezeichnet und sind low-aktiv. Eine 0 setzt oder rücksetzt; bei /S=/R=1 wird gespeichert. Der verbotene Zustand entsteht hier bei /S=/R=0. NAND-Schaltungen werden in der Praxis bevorzugt, weil sich NAND-Gatter in CMOS-Technik einfacher und schneller fertigen lassen als NOR-Gatter.

Welche Eingangsbelegung bringt das NAND-RS-Flip-Flop in den Speicherzustand?

a) /S=0, /R=0
b) /S=1, /R=1
c) /S=0, /R=1
d) /S=1, /R=0

Richtig: b)

Bei der NAND-Variante sind die Eingänge low-aktiv. Nur wenn beide Eingänge auf 1 liegen, ist kein Setz- und kein Rücksetz-Signal aktiv — das Flip-Flop speichert. /S=0,/R=0 (a) wäre der verbotene Zustand der NAND-Variante. Die Mischungen (c, d) entsprechen Rücksetzen oder Setzen.

Was passiert bei einem NOR-RS-Flip-Flop, wenn beide Eingänge S und R gleichzeitig von 1 auf 0 wechseln?

a) Die Schaltung wird zerstört
b) Der Ausgang bleibt in jedem Fall auf 1
c) Der Ausgang ist nicht vorhersehbar, weil winzige Laufzeitunterschiede entscheiden
d) Beide Ausgänge Q und Q‘ werden gleichzeitig 1

Richtig: c)

Aus dem verbotenen Zustand heraus hängt der nächste stabile Zustand von Bauteiltoleranzen ab. Das Flip-Flop wird nicht beschädigt (a), und auch keine sichere 1 (b) oder beide Ausgänge 1 (d) sind das Problem. Genau diese Unbestimmtheit ist der Grund, warum man S=R=1 in der Schaltung verhindert.

Warum wird in CMOS-Schaltungen häufig die NAND-Variante des RS-Flip-Flops bevorzugt?

a) NAND-Gatter sind in CMOS-Technologie einfacher und schneller herzustellen
b) NAND-Gatter haben weniger Eingänge
c) NAND-Gatter haben keinen verbotenen Zustand
d) NAND-Gatter benötigen eine geringere Versorgungsspannung

Richtig: a)

In CMOS lässt sich ein NAND-Gatter mit zwei seriellen n-Kanal-Transistoren und zwei parallelen p-Kanal-Transistoren realisieren, was elektrisch günstiger und schneller ist als die entsprechende NOR-Struktur. Eingangsanzahl (b) ist gleich, einen verbotenen Zustand gibt es bei NAND ebenfalls (c) — nur bei /S=/R=0. Die Versorgungsspannung (d) ist nicht ausschlaggebend.

3. Taktsteuerung — synchron und flankengetriggert

Ein einfaches RS-Flip-Flop reagiert sofort auf jede Änderung an S oder R. In größeren Schaltungen ist das problematisch: Wenn an vielen Stellen gleichzeitig Signale wechseln, kann es zu unkontrollierten Zwischenzuständen kommen. Die Lösung ist eine Taktung.

Beim asynchronen Flip-Flop wirken Eingänge jederzeit. Beim synchronen Flip-Flop wirken Eingänge nur dann, wenn ein zusätzlicher Takteingang (häufig C, CLK oder einfach „>“) aktiv ist. Damit lassen sich viele Flip-Flops gleichzeitig schalten, was in komplexen Schaltungen unverzichtbar ist.

Innerhalb der synchronen Varianten gibt es noch eine wichtige Unterscheidung — wann genau übernimmt das Flip-Flop seine Eingänge?

Zustandsgesteuert (auch Latch genannt): Das Flip-Flop ist transparent, solange der Takt auf einem bestimmten Pegel liegt (z. B. CLK=1). Während dieser Zeit wirken die Eingänge durch und der Ausgang folgt. Wechselt der Takt auf 0, wird der letzte Zustand gehalten.

Flankengesteuert: Das Flip-Flop übernimmt die Eingänge nur im Moment einer Taktflanke — entweder beim Übergang von 0 auf 1 (positive Flanke, auch steigende Flanke) oder beim Übergang von 1 auf 0 (negative Flanke, fallende Flanke). Im IEC-Symbol kennzeichnet ein kleines Dreieck am Takteingang die Flankensteuerung; ein zusätzlicher Negationskreis bedeutet, dass die negative Flanke ausgewertet wird.

Flankengesteuerte Flip-Flops sind in der Digitaltechnik der Standard. Sie haben einen entscheidenden Vorteil: Ihre Eingänge müssen nur in einem sehr kleinen Zeitfenster rund um die Flanke stabil sein. Diese Zeiten heißen Setup-Zeit (Eingang muss vor der Flanke schon stabil anliegen) und Hold-Zeit (Eingang muss nach der Flanke noch kurz stabil bleiben). Werden diese Zeiten verletzt, kann das Flip-Flop in einen metastabilen Zwischenzustand geraten.

Was kennzeichnet ein zustandsgesteuertes Flip-Flop im Gegensatz zu einem flankengesteuerten?

a) Es wertet nur einmal pro Sekunde aus
b) Es hat keinen Speicher
c) Es kann nur mit Wechselspannung betrieben werden
d) Es ist transparent, solange der Takteingang auf einem definierten Pegel liegt

Richtig: d)

Solange der Takt auf dem aktiven Pegel liegt (z. B. high), folgt der Ausgang dem Eingang direkt — das Flip-Flop „leitet durch“. Erst bei inaktivem Takt wird der zuletzt gültige Wert gehalten. Die anderen Aussagen treffen das Prinzip nicht: Auswertegeschwindigkeit (a) hat nichts mit der Steuerart zu tun, ein Speicher ist sehr wohl vorhanden (b), und die Stromart (c) spielt keine Rolle.

Wie wird im IEC-Schaltsymbol eines Flip-Flops kenntlich gemacht, dass es auf die negative Taktflanke reagiert?

a) Durch ein Flankendreieck am Takteingang in Verbindung mit einem Negationskreis
b) Durch einen Pfeil nach unten am Takteingang
c) Durch ein „N“ innerhalb des Symbols
d) Durch eine doppelte Linie am Takteingang

Richtig: a)

Das Flankendreieck (dynamischer Eingang) zeigt grundsätzlich Flankensteuerung an. Ein zusätzlicher kleiner Kreis bedeutet Inversion und damit Reaktion auf die negative (fallende) Flanke. Pfeile (b), Buchstabencodes (c) oder doppelte Linien (d) sind nicht IEC-konform.

Was beschreibt die Setup-Zeit eines flankengesteuerten Flip-Flops?

a) Die Zeit zwischen zwei Taktflanken
b) Die Zeit, die der Eingang vor der Taktflanke stabil anliegen muss
c) Die Zeit, die das Flip-Flop nach dem Einschalten braucht, bis es stabil arbeitet
d) Die maximale Taktfrequenz des Flip-Flops

Richtig: b)

Die Setup-Zeit ist die Mindestzeitspanne, in der das Eingangssignal vor der aktiven Taktflanke seinen endgültigen Wert haben muss, damit es zuverlässig übernommen wird. Wird sie unterschritten, drohen metastabile Zustände. Die anderen Begriffe — Taktperiode (a), Einschwingzeit (c), maximale Frequenz (d) — sind andere Größen.

4. D-Flip-Flop

Das D-Flip-Flop ist heute der mit Abstand am häufigsten verwendete Typ. D steht für Data — oder, weil das Ausgangssignal um einen Takt verzögert erscheint, auch für Delay. Es hat nur einen Dateneingang D und einen Takteingang.

Die Funktion ist erfrischend einfach: Mit jeder aktiven Taktflanke wird the Wert von D nach Q übernommen. Zwischen den Taktflanken bleibt Q konstant — egal, was sich an D ändert.

Damit ist das D-Flip-Flop ein perfektes 1-Bit-Speicherelement. Will man einen 8-Bit-Wert speichern, schaltet man acht D-Flip-Flops parallel an denselben Takt.

Es gibt zwei Bauformen:

D-Latch (zustandsgesteuert): Solange CLK auf 1 liegt, folgt Q dem Eingang D. Sobald CLK auf 0 geht, wird der letzte Wert gehalten. Das D-Latch ist transparent — daher auch der englische Name transparent latch.
D-Flip-Flop (flankengesteuert): Q übernimmt D ausschließlich im Moment der aktiven Taktflanke. Zwischen den Flanken ist das Flip-Flop „undurchsichtig“.

In der Praxis wird mit D-Flip-Flop fast immer die flankengesteuerte Variante gemeint. Das D-Latch kommt seltener vor, ist aber als Baustein in Mikrocontroller-Peripherie weiterhin im Einsatz, etwa zum Zwischenspeichern von Adress- oder Datensignalen.

Wahrheitstabelle des flankengesteuerten D-Flip-Flops (positive Flanke):

CLK	D	Q (neu)	Bemerkung
0 → 1	0	0	Übernahme 0
0 → 1	1	1	Übernahme 1
sonst	–	Q (alt)	Halten

Wann übernimmt ein flankengesteuertes D-Flip-Flop den Wert von D nach Q?

a) Sobald sich D ändert
b) Im Moment der aktiven Taktflanke
c) Solange der Takt auf 1 liegt
d) Beim Einschalten der Versorgungsspannung

Richtig: b)

Das ist das definierende Merkmal: Übernahme exakt zum Zeitpunkt der Taktflanke (positive oder negative). Reine D-Änderungen (a) bleiben unbeachtet, bis die nächste Flanke kommt. Der Pegel des Takts (c) beschreibt das Verhalten des Latches, nicht des flankengesteuerten Flip-Flops. Das Einschalten (d) führt typischerweise zu einem undefinierten Initialzustand, nicht zu einer Übernahme.

Worin liegt der wesentliche Unterschied zwischen einem D-Latch und einem D-Flip-Flop?

a) Das D-Latch hat zwei Dateneingänge
b) Das D-Latch hat keinen Takt
c) Das D-Flip-Flop benötigt zwingend einen Reset-Eingang
d) Das D-Latch ist während des aktiven Taktpegels transparent, das D-Flip-Flop übernimmt nur an der Taktflanke

Richtig: d)

Der Kern liegt im Übernahmezeitpunkt: Während CLK=1 leitet das Latch D direkt nach Q durch. Das flankengesteuerte D-Flip-Flop übernimmt nur in einem winzigen Moment beim Flankenwechsel. Beide haben einen Dateneingang (a), beide haben einen Takt (b), und der Reset (c) ist optional.

Warum bezeichnet man das D-Flip-Flop auch als „Delay-Flip-Flop“?

a) Weil das Ausgangssignal verzerrt wird
b) Weil zwischen Eingang und Ausgang ein Tiefpassfilter geschaltet ist
c) Weil der Ausgang Q dem Eingang D um eine Taktperiode verzögert folgt
d) Weil das Flip-Flop bei jeder Flanke länger braucht

Richtig: c)

Das Eingangssignal erscheint am Ausgang erst nach der nächsten Taktflanke — eine reproduzierbare Verzögerung um genau einen Takt. Dadurch lässt sich mit D-Flip-Flops eine zeitliche Pipeline aufbauen. Eine Verzerrung (a) findet nicht statt, ein Filter (b) ist nicht enthalten, und die Schaltgeschwindigkeit pro Flanke ist konstant (d).

5. JK-Flip-Flop

Das JK-Flip-Flop ist die universellste Variante. Es hat zwei Steuereingänge J und K und einen Takteingang. Das Besondere: Anders als beim RS-Flip-Flop gibt es keinen verbotenen Zustand. Stattdessen erhält die ungültige Kombination eine neue, sinnvolle Bedeutung.

Die Wahrheitstabelle für die positive Flanke:

J	K	Q (neu)	Bemerkung
0	0	Q (alt)	Halten
0	1	0	Rücksetzen
1	0	1	Setzen
1	1	Q‘ (alt)	Toggeln

Bei J=K=1 schaltet das Flip-Flop mit jeder Taktflanke um: aus 0 wird 1, aus 1 wird 0. Diese Toggle-Funktion ist der Schlüssel zu vielen weiteren Schaltungen.

Aus dem JK-Flip-Flop lassen sich andere Typen einfach ableiten. Ein D-Flip-Flop entsteht, wenn man K mit dem invertierten J verbindet: Dann gibt es nur noch die Zustände J=1, K=0 (Setzen) und J=0, K=1 (Rücksetzen). Ein T-Flip-Flop entsteht, indem J und K dauerhaft auf 1 gelegt werden — dazu gleich mehr.

Welche Funktion erfüllt das JK-Flip-Flop bei J=K=1?

a) Es kippt bei jeder aktiven Taktflanke um (Toggle)
b) Es speichert den letzten Zustand
c) Es geht in den verbotenen Zustand
d) Es setzt Q dauerhaft auf 1

Richtig: a)

Die Toggle-Funktion ist die definierende Eigenschaft, die das JK- vom RS-Flip-Flop unterscheidet. Statt eines verbotenen Zustands (c) erhält die Kombination J=K=1 eine sinnvolle Bedeutung: Q wechselt periodisch. Halten (b) wäre J=K=0, Setzen (d) wäre J=1, K=0 nur bis zur nächsten Flanke.

Wie kann aus einem JK-Flip-Flop ein D-Flip-Flop realisiert werden?

a) Indem J und K kurzgeschlossen werden
b) Indem ein zusätzlicher Inverter am Takteingang sitzt
c) Indem K an den invertierten Wert von J angeschlossen wird
d) Indem K dauerhaft auf 1 gelegt wird

Richtig: c)

Mit K = /J ergeben sich nur die beiden Kombinationen J=1/K=0 (Setzen) und J=0/K=1 (Rücksetzen). J übernimmt damit die Rolle von D. Ein Kurzschluss von J und K (a) würde J=K=0 oder J=K=1 erzeugen — also Halten oder Toggeln, nicht das D-Verhalten. Die anderen Vorschläge (b, d) erfüllen die D-Funktion ebenfalls nicht.

Welcher Unterschied besteht zwischen einem JK- und einem RS-Flip-Flop hinsichtlich der ungültigen Eingangskombination?

a) Es gibt keinen Unterschied
b) Beim JK-Flip-Flop löst die Kombination J=K=1 die Toggle-Funktion aus; einen verbotenen Zustand gibt es nicht
c) Beim JK-Flip-Flop ist J=K=0 verboten
d) Beim JK-Flip-Flop sind alle vier Kombinationen verboten

Richtig: b)

Das ist gerade die konstruktive Verbesserung des JK gegenüber dem RS: Die problematische Kombination (S=R=1) wird durch eine zusätzliche Logik so umgeleitet, dass sie ein definiertes Verhalten ergibt — den Toggle. J=K=0 (c) bedeutet einfach Halten und ist regulär.

6. T-Flip-Flop und Frequenzteilung

Das T-Flip-Flop ist die einfachste Form eines getakteten Speicherglieds. T steht für Toggle. Es hat — im Gegensatz zu RS, D oder JK — oft nur einen einzigen Steuereingang T (zusätzlich zum Takt).

Solange T=0 ist, behält Q seinen Zustand. Sobald T=1 ist, wechselt Q mit jeder aktiven Taktflanke. In den meisten Schaltungen wird T fest auf 1 gelegt — dann schaltet das Flip-Flop bei jeder einzelnen Flanke um.

Genau das ergibt die zentrale Eigenschaft: Frequenzteilung. Wenn der Takt mit der Frequenz f_ein ankommt, hat Q nur noch die halbe Frequenz, weil zwei Taktflanken (eine zum Setzen, eine zum Rücksetzen) für eine vollständige Periode am Ausgang nötig sind.

Werden mehrere T-Flip-Flops hintereinandergeschaltet (jedes Q wird zum Takt des nächsten), halbiert sich die Frequenz mit jeder Stufe:

f_aus = f_ein / 2^n

f_aus … Ausgangsfrequenz in Hz
f_ein … Eingangsfrequenz in Hz
n … Anzahl der hintereinandergeschalteten T-Flip-Flops

Soll umgekehrt aus einer bekannten Eingangsfrequenz eine gewünschte niedrige Ausgangsfrequenz erzeugt werden, lässt sich die nötige Stufenzahl berechnen:

n = log2(f_ein / f_aus)

n … Anzahl der Stufen, auf nächste ganze Zahl aufgerundet
f_ein … Eingangsfrequenz in Hz
f_aus … gewünschte Ausgangsfrequenz in Hz

Gelöstes Beispiel

Ein Mikrocontroller hat eine Taktfrequenz von 16 MHz. Wie viele T-Flip-Flop-Stufen sind nötig, um daraus eine Frequenz von etwa 1 kHz zu erzeugen, und welche exakte Ausgangsfrequenz ergibt sich daraus?

Gegeben: f_ein = 16 000 000 Hz, f_aus_gewuenscht = 1 000 Hz

Gesucht: Anzahl der Stufen n und tatsächliche Ausgangsfrequenz f_aus in Hz

Lösungsweg:

Theoretische Stufenzahl berechnen: f_ein / f_aus = 16 000 000 / 1 000 = 16 000; n = log2(16 000) ≈ 13,97
Auf nächste ganze Zahl aufrunden: n = 14
Tatsächliche Ausgangsfrequenz: f_aus = 16 000 000 / 2^14 = 16 000 000 / 16 384 ≈ 976,5625 Hz

Ergebnis: 14 Stufen, tatsächliche Ausgangsfrequenz ≈ 976,56 Hz

Übungen

Eine Eingangsfrequenz von 4 kHz wird über 3 T-Flip-Flop-Stufen geteilt. Welche Ausgangsfrequenz ergibt sich?

f_aus = 4000 / 2^3 = 500 Hz

Wie viele T-Flip-Flop-Stufen werden benötigt, um aus einer Eingangsfrequenz von 32 768 Hz exakt 1 Hz zu erzeugen?

n = log2(32 768) = 15 Stufen

Eine Schaltung soll aus 8 MHz eine Ausgangsfrequenz von genau 250 kHz erzeugen. Wie viele Stufen sind nötig?

8 000 000 / 250 000 = 32; n = log2(32) = 5 Stufen

Aus einem 10-MHz-Quarz soll eine Frequenz von höchstens 100 Hz erzeugt werden. Berechne die benötigte Stufenzahl und die exakte Ausgangsfrequenz.

n = aufgerundet(log2(10 000 000 / 100)) = aufgerundet(16,61) = 17 Stufen. f_aus = 10 000 000 / 2^17 ≈ 76,29 Hz

Ein Timer-Vorteiler soll aus 50 MHz Systemtakt eine Interrupt-Frequenz von etwa 1 kHz erzeugen, wobei die Abweichung unter 5 % bleiben soll. Wie viele T-Flip-Flop-Stufen sind nötig, und liegt die resultierende Frequenz innerhalb der Toleranz?

n = aufgerundet(log2(50 000 000 / 1000)) = aufgerundet(15,61) = 16 Stufen. f_aus = 50 000 000 / 65 536 ≈ 762,94 Hz. Das liegt weit unter 1 kHz; die Toleranz von 5 % (also 950–1050 Hz) wird deutlich verletzt. Reine T-Flip-Flop-Kaskaden können nur 2er-Potenzen teilen — für beliebige Verhältnisse braucht man programmierbare Zähler.

Wie verhält sich der Ausgang eines T-Flip-Flops, wenn T=1 dauerhaft anliegt und ein Rechtecksignal als Takt angelegt wird?

a) Der Ausgang folgt dem Takt 1:1
b) Der Ausgang bleibt konstant
c) Der Ausgang gibt die invertierte Taktfrequenz aus
d) Der Ausgang wechselt seinen Zustand mit jeder aktiven Taktflanke

Richtig: d)

Die Toggle-Eigenschaft sorgt dafür, dass jedes Mal, wenn die aktive Flanke des Takts auftritt, der Ausgang kippt. Daraus ergibt sich auch die Frequenzhalbierung — der Ausgang folgt nicht 1:1 (a), invertiert nicht das Eingangssignal (c) und bleibt nicht konstant (b).

Aus einer Eingangsfrequenz von 2 MHz soll über T-Flip-Flop-Stufen eine Frequenz von 125 kHz erzeugt werden. Wie viele Stufen sind dafür erforderlich?

a) 3 Stufen
b) 4 Stufen
c) 5 Stufen
d) 6 Stufen

Richtig: b)

2 000 000 / 125 000 = 16. log2(16) = 4. Mit vier Stufen wird die Frequenz exakt durch 2^4 = 16 geteilt, das Ergebnis ist genau 125 kHz.

Wie viele Stufen einer T-Flip-Flop-Kaskade sind nötig, um aus einer Quarzfrequenz von 32 768 Hz einen Sekundentakt von 1 Hz zu erzeugen?

a) 15 Stufen
b) 10 Stufen
c) 12 Stufen
d) 14 Stufen

Richtig: a)

32 768 ist 2^15. Daher reichen genau 15 Teiler-Stufen, um auf 1 Hz zu kommen. Genau aus diesem Grund hat sich 32 768 Hz als Standard-Quarzfrequenz in Uhren etabliert.

7. Anwendungen und Auswahl in der Praxis

Welcher Flip-Flop-Typ für welche Aufgabe? Eine kurze Orientierung:

D-Flip-Flop: Standardelement zur Datenspeicherung, immer dann, wenn ein Wert vom Eingang in einem klar definierten Moment übernommen werden soll. Heute der dominierende Typ in synchronen Digitalschaltungen, FPGAs und Prozessoren.
JK-Flip-Flop: Universell, wo flexible Steuerung mit getrennten Setz- und Rücksetz-Befehlen sowie Toggle gefordert ist. In klassischen TTL-Bausteinen weit verbreitet.
T-Flip-Flop: Speziell für Frequenzteilung und einfache Umschaltfunktionen, etwa als Halbierer für die Erzeugung symmetrischer Signale aus asymmetrischen.
RS-Flip-Flop: Heute meist als asynchroner Set/Reset-Eingang anderer Flip-Flops oder zur Tastenentprellung im Einsatz.

Aus Flip-Flops werden komplexere Strukturen aufgebaut, insbesondere Zähler und Register — diese sind ein eigenes Thema und werden in einem separaten Beitrag behandelt.

Welcher Flip-Flop-Typ ist heute der Standard für die Datenspeicherung in synchronen Digitalschaltungen?

a) RS-Flip-Flop
b) T-Flip-Flop
c) D-Flip-Flop
d) Latch

Richtig: c)

Das flankengesteuerte D-Flip-Flop wird wegen seines einfachen, deterministischen Verhaltens fast überall eingesetzt, wo Daten taktsynchron gespeichert werden müssen. Latches (d) sind zustandsgesteuert und werden in synchronen Designs meist vermieden, weil sie zu Timing-Problemen führen können.

Für welche Aufgabe ist ein T-Flip-Flop besonders geeignet?

a) Speichern beliebiger Datenwörter
b) Aufbau einer Zustandsmaschine mit drei Eingangssignalen
c) Decodierung eines BCD-Codes
d) Frequenzteilung eines Taktsignals

Richtig: d)

Das Toggle-Verhalten bei jeder Taktflanke halbiert systematisch die Frequenz — das ist die Kernfunktion des T-Flip-Flops. Datenspeicherung (a) ist die Domäne des D-Flip-Flops. Komplexere Zustandssteuerung (b) wird über D- oder JK-Flip-Flops in größeren Strukturen realisiert. Decodierung (c) ist eine rein kombinatorische Aufgabe.

Abschlusstest

Aufgabe 1: Eine Schaltung erzeugt aus einem Eingangstakt von 1 MHz mit einer Kaskade aus T-Flip-Flops eine Ausgangsfrequenz möglichst nahe an 1 kHz. Wie viele Stufen werden benötigt, und liegt die Frequenz exakt bei 1 kHz?

Gegeben: f_ein = 1 000 000 Hz, f_ziel = 1 000 Hz

Gesucht: Anzahl Stufen n und tatsächliche Ausgangsfrequenz f_aus

Lösungsweg:

Verhältnis berechnen: f_ein / f_ziel = 1 000 000 / 1 000 = 1 000
Stufenzahl bestimmen: n = log2(1 000) ≈ 9,97, aufgerundet n = 10
Tatsächliche Frequenz: f_aus = 1 000 000 / 2^10 = 1 000 000 / 1 024 ≈ 976,56 Hz

Ergebnis: 10 Stufen, f_aus ≈ 976,56 Hz — kein exakter 1-kHz-Wert mit reiner 2er-Potenz-Teilung möglich.

Aufgabe 2: Aus einem 12-MHz-Quarz soll mit T-Flip-Flop-Stufen die höchste Frequenz erzeugt werden, die noch unterhalb von 100 Hz liegt. Welche Stufenanzahl wird benötigt, und welche Frequenz ergibt sich?

Gegeben: f_ein = 12 000 000 Hz, Bedingung: f_aus < 100 Hz

Gesucht: minimale Stufenanzahl n und tatsächliche Ausgangsfrequenz f_aus

Lösungsweg:

Stufenzahl abschätzen: 12 000 000 / 100 = 120 000; log2(120 000) ≈ 16,87
Mit n = 16 prüfen: f_aus = 12 000 000 / 2^16 = 12 000 000 / 65 536 ≈ 183,11 Hz — liegt noch über 100 Hz, reicht nicht.
Mit n = 17 prüfen: f_aus = 12 000 000 / 2^17 = 12 000 000 / 131 072 ≈ 91,55 Hz — liegt unter 100 Hz, Bedingung erfüllt.

Ergebnis: n = 17 Stufen, f_aus ≈ 91,55 Hz

Was ist die wesentliche Aufgabe eines Speicherglieds in einer Digitalschaltung?

a) Halten eines Zustands über die Zeit, unabhängig von kurzzeitigen Eingangsänderungen
b) Logische Verknüpfung mehrerer Eingangssignale
c) Übersetzung analoger Signale in digitale Werte
d) Verstärkung schwacher Eingangssignale

Richtig: a)

Genau das unterscheidet sequentielle von kombinatorischer Logik. Verknüpfung (b) ist die Aufgabe der Logikgatter, Analog-Digital-Wandlung (c) ist ein eigenes Thema, und Verstärkung (d) gehört in die Elektronik der Endstufen.

Welche Eingangskombination brings das NOR-RS-Flip-Flop in den Speicherzustand?

a) S=1, R=1
b) S=0, R=0
c) S=1, R=0
d) S=0, R=1

Richtig: b)

Bei der high-aktiven NOR-Variante ist kein Steuersignal aktiv, wenn beide Eingänge auf 0 liegen — das Flip-Flop hält den letzten Zustand. S=R=1 (a) ist der verbotene Zustand, die anderen Kombinationen führen zu Setzen oder Rücksetzen.

Welche Aussage zur Setup-Zeit eines flankengesteuerten Flip-Flops ist korrekt?

a) Sie beschreibt die Zeit, die der Eingang nach der Taktflanke noch stabil bleiben muss
b) Sie ist eine Maßgröße für die maximale Versorgungsspannung
c) Sie ist beliebig wählbar
d) Sie beschreibt die Zeit, die der Eingang vor der Taktflanke stabil anliegen muss

Richtig: d)

Die Setup-Zeit ist herstellerseitig festgelegt und garantiert die zuverlässige Datenübernahme. Bei Verletzung droht Metastabilität. Aussage (a) beschreibt die Hold-Zeit. Versorgungsspannung (b) ist eine andere Kenngröße, und beliebig wählbar (c) ist sie ganz und gar nicht.

Welches Flip-Flop hat keinen verbotenen Zustand und kann die Toggle-Funktion bei beiden Eingängen auf 1 ausführen?

a) JK-Flip-Flop
b) D-Flip-Flop
c) RS-Flip-Flop (NOR-Variante)
d) D-Latch

Richtig: a)

Das JK-Flip-Flop interpretiert die kritische Kombination J=K=1 als Toggle-Befehl. Das D-Flip-Flop (b) hat ohnehin nur einen Dateneingang, das NOR-RS-Flip-Flop (c) hat sehr wohl einen verbotenen Zustand. Das D-Latch (d) ist eine zustandsgesteuerte Variante des D-Flip-Flops.

Worin liegt der wesentliche Unterschied zwischen einem zustandsgesteuerten Latch und einem flankengesteuerten Flip-Flop?

a) Das Latch arbeitet rein analog
b) Das Latch ist während des aktiven Taktpegels transparent, das flankengesteuerte Flip-Flop übernimmt nur im Moment der Flanke
c) Das Latch hat keinen Takteingang
d) Das flankengesteuerte Flip-Flop hat zwei Ausgänge, das Latch nur einen

Richtig: b)

Der Übernahmezeitpunkt ist das entscheidende Unterscheidungsmerkmal. Latches arbeiten digital (a), haben einen Takt (c), und auch Latches besitzen typischerweise Q und Q‘ (d).

Welche Anzahl an T-Flip-Flop-Stufen ist nötig, um eine Eingangsfrequenz von 1 MHz auf etwa 7,8 kHz herunterzuteilen?

a) 4 Stufen
b) 5 Stufen
c) 6 Stufen
d) 7 Stufen

Richtig: d)

1 000 000 / 7800 ≈ 128,2. log2(128) = 7. Mit 7 Stufen ergibt sich exakt 1 000 000 / 128 = 7 812,5 Hz, was der Vorgabe von ca. 7,8 kHz entspricht. Mit 6 Stufen (c) wären es 15 625 Hz, also doppelt so viel.

Welches Verhalten zeigt ein JK-Flip-Flop, wenn an seinen Eingängen J=0 und K=1 anliegt und eine aktive Taktflanke auftritt?

a) Es wechselt seinen Zustand (Toggle)
b) Es speichert den letzten Zustand
c) Es geht in den verbotenen Zustand
d) Es setzt Q auf 0 (Rücksetzen)

Richtig: d)

Die Kombination J=0, K=1 entspricht der Rücksetz-Funktion: Q wird auf 0 gesetzt, unabhängig vom Vorzustand. Toggle (a) wäre J=K=1, Halten (b) wäre J=K=0, und einen verbotenen Zustand (c) gibt es beim JK-Flip-Flop nicht.

Warum wird in einer Quarzuhr eine Quarzfrequenz von genau 32 768 Hz verwendet?

a) Weil 32 768 die höchste Frequenz ist, die ein mechanischer Quarz erreichen kann
b) Weil sie sich mit 15 binären Teiler-Stufen exakt auf 1 Hz herunterteilen lässt
c) Weil sie genau dem 50-Hz-Netz entspricht
d) Weil sie keine Oberwellen erzeugt

Richtig: b)

32 768 = 2^15. Eine reine binäre Teilerkette aus T-Flip-Flops kann diese Frequenz exakt auf 1 Hz herunterteilen, was den Sekundentakt liefert. Die Aussagen (a, c, d) sind sachlich falsch.

Welche Aussage zur Flankensteuerung von Flip-Flops trifft zu?

a) Bei der positiven Flanke übernimmt das Flip-Flop seine Eingänge beim Übergang von 1 auf 0
b) Flankengesteuerte Flip-Flops sind langsamer als zustandsgesteuerte
c) Ein Negationskreis am Takteingang im IEC-Symbol kennzeichnet die Auswertung der negativen Flanke
d) Flankengesteuerte Flip-Flops haben keinen Takteingang

Richtig: c)

Im IEC-Symbol bedeutet das Flankendreieck am Takteingang Flankensteuerung, ein zusätzlicher Negationskreis steht for negative (fallende) Flanke. Die positive Flanke ist 0→1, nicht 1→0 (a). Flankengesteuerte Flip-Flops sind in der Regel die Standardvariante in schnellen Digitalschaltungen (b). Einen Takteingang haben sie selbstverständlich (d).

Eine Steuerung soll ein Bit über mehrere Taktzyklen sicher speichern, sodass kurzfristige Änderungen am Eingang den Speicherwert nicht stören. Welcher Flip-Flop-Typ ist hier am besten geeignet?

a) RS-Flip-Flop ohne Taktung
b) D-Latch (zustandsgesteuert)
c) Flankengesteuertes D-Flip-Flop
d) Asynchroner Inverter

Richtig: c)

Das flankengesteuerte D-Flip-Flop übernimmt D nur in einem winzigen Moment beim Flankenwechsel und ist sonst gegen Eingangsänderungen unempfindlich. Das ungetaktete RS-Flip-Flop (a) würde sofort reagieren, das Latch (b) leitet während des aktiven Pegels durch, und ein Inverter (d) ist gar kein Speicher.

Glossar

Sequentielle Schaltung: Logikschaltung, deren Ausgang nicht nur vom aktuellen Eingangszustand, sondern auch vom vorherigen Zustand abhängt. Sie besitzt damit einen internen Speicher.
Bistabile Kippstufe: Schaltung mit genau zwei stabilen Ausgangszuständen, in denen sie verharrt, bis ein neues Eingangssignal sie umkippt. Grundlage aller Flip-Flops.
Flip-Flop: Kleinste Speicherzelle der Digitaltechnik, speichert genau ein Bit (0 oder 1). Vier Grundtypen: RS, D, JK, T.
Speicherglied: Sammelbegriff für Schaltungen, die einen digitalen Zustand über die Zeit halten können. Umfasst Flip-Flops und Latches.
RS-Flip-Flop: Flip-Flop mit Setz- (S) und Rücksetz-Eingang (R), aufgebaut aus zwei rückgekoppelten NOR- oder NAND-Gattern. Hat einen verbotenen Zustand bei gleichzeitigem Setzen und Rücksetzen.
D-Flip-Flop: Flip-Flop mit einem Dateneingang D, das mit jeder aktiven Taktflanke den Wert von D nach Q übernimmt. Der heute am häufigsten verwendete Typ.
JK-Flip-Flop: Universelles Flip-Flop mit den Eingängen J und K. Kennt keinen verbotenen Zustand; J=K=1 löst die Toggle-Funktion aus.
T-Flip-Flop: Flip-Flop mit einem Toggle-Eingang T. Bei T=1 wechselt der Ausgang mit jeder aktiven Taktflanke und halbiert damit die Eingangsfrequenz.
Verbotener Zustand: Beim NOR-RS-Flip-Flop die Eingangskombination S=R=1: Beide Ausgänge gehen auf 0, beim Verlassen ist der resultierende Zustand undefiniert.
Latch: Zustandsgesteuertes Speicherglied. Solange der Takteingang auf dem aktiven Pegel liegt, ist das Latch transparent — der Ausgang folgt dem Eingang.
Taktung (Clock): Steuersignal, das den Zeitpunkt der Eingangsübernahme festlegt. Synchrone Flip-Flops übernehmen Eingänge nur, wenn der Takt aktiv ist.
Flankensteuerung: Variante der Taktsteuerung, bei der das Flip-Flop seine Eingänge ausschließlich im Moment einer Taktflanke übernimmt (positive oder negative Flanke).
Positive Flanke: Übergang eines Signals von 0 nach 1 (steigende Flanke).
Negative Flanke: Übergang eines Signals von 1 nach 0 (fallende Flanke).
Setup-Zeit: Minimale Zeit, die der Eingang vor der aktiven Taktflanke stabil anliegen muss, damit die Übernahme zuverlässig erfolgt.
Hold-Zeit: Minimale Zeit, die der Eingang nach der aktiven Taktflanke noch stabil bleiben muss.
Toggle: Funktion eines Flip-Flops, bei der der Ausgang mit jeder aktiven Taktflanke seinen Zustand wechselt (0 → 1 → 0 → 1 …).
Frequenzteilung: Verfahren, bei dem aus einer Eingangsfrequenz f_ein durch n hintereinandergeschaltete T-Flip-Flops eine niedrigere Ausgangsfrequenz f_aus = f_ein / 2^n erzeugt wird.
Vorteiler (Prescaler): Frequenzteiler-Schaltung in Mikrocontrollern und Timer-Bausteinen, die die Eingangsfrequenz vor der eigentlichen Verarbeitung herunterskaliert.